国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

1. 1.負責全定制高性能、高可靠性、低功耗、低成本的存算一體電路設計與優(yōu)化；
2.參與存算一體芯片的整體架構規(guī)劃及關鍵技術研發(fā)； 3.承擔關鍵子模塊的電路設計與邏輯功能驗證，確保設計正確性與一致性；
4.參與時序、功耗建模與分析，完成核心模塊的版圖設計及EMIR驗證簽核工作。
職位要求：
碩士及以上學歷，集成電路、電子工程、微電子等相關專業(yè)；
熟練掌握相關編程語言，如 Verilog、VHDL、SystemVerilog 等，以及熟悉 TCL、Perl 等腳本語言。
精通數(shù)字集成電路理論及設計方法，掌握模擬電路基礎，熟悉數(shù)模混合電路設計，有一定的 VLSI 基礎。
等）、前端設計工具（VI、Verdi 等）、邏輯綜合工具、靜態(tài)時序分析工具等。
具備全定制數(shù)字電路設計經(jīng)驗，熟悉高性能/低功耗設計方法；
了解片上RC網(wǎng)絡建模和器件工藝波動對電路的影響。