崗位職責:
1.負責FPGA項目的算法架構(gòu)設計、RTL代碼實現(xiàn)(Verilog),并編寫設計、測試等關(guān)鍵技術(shù)文檔。
2.深入進行模塊級和系統(tǒng)級仿真驗證(使用Modelsim等工具),確保設計的功能正確性與時序收斂。
3.參與板級調(diào)試,能夠閱讀硬件原理圖,并使用儀器定位并解決硬件與邏輯協(xié)同問題。
4.獨立完成關(guān)鍵數(shù)字信號處理模塊(如FIR、CIC濾波器)的自主設計與實現(xiàn),不依賴專用IP核。
5.負責常用接口(如SPI, UART)與高速總線(如AXI)的邏輯開發(fā)與集成。
任職要求:
1.碩士研究生學歷,具備3年以上FPGA開發(fā)經(jīng)驗,擁有國產(chǎn)FPGA平臺開發(fā)經(jīng)驗,熟悉紫光同創(chuàng)及其開發(fā)環(huán)境者優(yōu)先。
2.熟練掌握Verilog語言,深刻理解綜合過程,具備將代碼高效映射為硬件電路的工程能力。
3.熟悉FPGA開發(fā)流程,精通Modelsim仿真工具,能構(gòu)建高效的測試驗證環(huán)境。
4.具備扎實的板級調(diào)試能力,能夠獨立閱讀和分析硬件原理圖。
5.擁有從零開始設計、實現(xiàn)FIR、CIC等常用濾波器的能力,掌握其核心算法與硬件優(yōu)化技巧。
6.熟練掌握SPI、UART、AXI等常用接口協(xié)議的邏輯設計與時序要求。