国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

400-885-9898
更新于 7月18日
智聯(lián)APPAPP
舉報(bào)

FPGA工程師

1.2-1.8萬(wàn)
  • 青島市北區(qū)
  • 3-5年
  • 碩士
  • 全職
  • 招2人

職位描述

Verilog HDLVHDL
（一）崗位職責(zé)
1、參與項(xiàng)目/產(chǎn)品方案評(píng)審，負(fù)責(zé) FPGA 資源評(píng)估和軟硬件架構(gòu)設(shè)計(jì)。
2、負(fù)責(zé) FPGA 代碼設(shè)計(jì)、仿真實(shí)現(xiàn)和功能調(diào)試。
3、負(fù)責(zé)硬件接口代碼設(shè)計(jì)。
4、負(fù)責(zé)項(xiàng)目技術(shù)文檔的編寫。
（二）任職條件
1、碩士研究生以上學(xué)歷，電子、通信、微電子相關(guān)專業(yè)；
2、熟悉VHDL/Verilog語(yǔ)言，能獨(dú)立進(jìn)行FPGA時(shí)序設(shè)計(jì)/分析/仿真；
3、熟練使用FPGA開發(fā)工具和平臺(tái)，了解FPGA架構(gòu)和特性，有國(guó)產(chǎn)化開發(fā)經(jīng)驗(yàn)的優(yōu)先；
4、具有較強(qiáng)的問題分析和解決能力；
5、具備良好的抗壓能力，能夠適應(yīng)高壓工作環(huán)境。

工作地點(diǎn)

青島市北區(qū)中海大廈

職位發(fā)布者

呂先生/招聘者

剛剛活躍
立即溝通
公司Logo青島眾品聚源商用設(shè)備有限公司
公司主頁(yè)