崗位職責(zé):
一、FPGA邏輯設(shè)計(jì)與開(kāi)發(fā);
1、負(fù)責(zé)產(chǎn)品中的FPGA邏輯接口設(shè)計(jì)及各功能模塊的代碼編寫(xiě)
2、完成設(shè)計(jì)的仿真驗(yàn)證、時(shí)序分析、時(shí)序約束及RTL代碼的邏輯綜合實(shí)現(xiàn)
3、負(fù)責(zé)輸出相關(guān)技術(shù)文檔、設(shè)計(jì)報(bào)告及項(xiàng)目總結(jié)
二、系統(tǒng)調(diào)試與測(cè)試驗(yàn)證;
1、負(fù)責(zé)產(chǎn)品中與FPGA相關(guān)的硬件和軟件聯(lián)合調(diào)試及測(cè)試
2、使用邏輯分析儀、示波器等測(cè)試設(shè)備進(jìn)行問(wèn)題定位與性能驗(yàn)證
3、參與系統(tǒng)集成測(cè)試,配合硬件工程師進(jìn)行板級(jí)調(diào)試,使用示波器、邏輯分析儀4、等工具定位并解決FPGA在板卡上遇到的問(wèn)題,確保FPGA功能符合產(chǎn)品需求
三、綜合與實(shí)現(xiàn);
1、熟練使用FPGA廠(chǎng)商(Xilinx/Intel等)的開(kāi)發(fā)工具(Vivado/Quartus)進(jìn)行綜合、布局布線(xiàn)
2、分析和優(yōu)化時(shí)序報(bào)告,解決建立時(shí)間和保持時(shí)間的違例問(wèn)題
3、生成最終的比特流文件,并完成在線(xiàn)調(diào)試和版本發(fā)布
四、協(xié)作與支持;
1、與硬件工程師協(xié)作,參與原理圖評(píng)審,確保FPGA引腳分配、電平標(biāo)準(zhǔn)等符合硬件設(shè)計(jì)
2、與軟件工程師協(xié)作,定義軟硬件接口協(xié)議,支持驅(qū)動(dòng)開(kāi)發(fā)
任職要求:
1、通信工程、電子信息、儀器儀表測(cè)量、自動(dòng)化等相關(guān)專(zhuān)業(yè),本科及以上學(xué)歷;
2、掌握Verilog/VHDL語(yǔ)言以及FPGA設(shè)計(jì)與仿真驗(yàn)證流程,具有較豐富的FPGA設(shè)計(jì)、實(shí)現(xiàn)和調(diào)試經(jīng)驗(yàn),有Xilinx系列FPGA開(kāi)發(fā)相關(guān)項(xiàng)目經(jīng)驗(yàn);
3、掌握以太網(wǎng)、USB、Aurora、DDR3、SPI、I2C、等接口開(kāi)發(fā)以及調(diào)試經(jīng)驗(yàn);
4、熟練使用Vivado、Quartus等FPGA開(kāi)發(fā)工具
5、熟練使用邏輯分析儀、示波器等測(cè)試設(shè)備進(jìn)行調(diào)試和測(cè)試
6、具備良好的技術(shù)文檔撰寫(xiě)能力
職位福利:周末雙休、大牛帶隊(duì)、彈性工作、帶薪年假、五險(xiǎn)一金、朝九晚五、團(tuán)隊(duì)氣氛活潑、年輕化團(tuán)隊(duì)