工作職責：
1. 管理一數(shù)字電路設計工程師團隊，負責招聘、指導、績效評估和職業(yè)發(fā)展規(guī)劃。
2. 根據(jù)市場需求主導產(chǎn)品SPEC和芯片架構討論，負責關鍵模塊及子系統(tǒng)的微架構定義與方案評審。
3. 主導或深度參與芯片項目的數(shù)字前端全流程，包括規(guī)格分解、方案制定、任務分配、進度跟蹤與風險管控。
4. 確保團隊交付的RTL代碼在功能、性能、功耗、面積和可測性方面達到項目要求。
5. 與模擬、后端/版圖、軟件、系統(tǒng)架構團隊緊密協(xié)作，確保產(chǎn)品設計的完整交付和跨部門合作順暢。
6. 帶領團隊完成數(shù)字系統(tǒng)集成設計，跨時鐘域和握手設計驗證；模擬測試相關IP設計驗證； LINT/CDC/RDC分析，綜合及靜態(tài)時序分析，時序優(yōu)化設計。
職位要求：
1. 碩士及以上學歷，微電子、通信、電子工程、計算機科學等相關專業(yè)。
2. 5~8年以上數(shù)字電路設計經(jīng)驗，其中至少3年以上團隊管理或技術領導經(jīng)驗，有成功流片經(jīng)驗。
3. 精通數(shù)字電路設計流程，對芯片架構、時序分析、低功耗設計、可測性設計有深刻理解。
4. 精通Verilog/SystemVerilog，有復雜SoC模塊或子系統(tǒng)設計經(jīng)驗。
5. 熟練掌握主流EDA工具（如VCS, Verdi, SpyGlass, DC和PT等），具備搭建和優(yōu)化設計環(huán)境的能力。
6. 熟練使用Perl/Python/Tcl/Shell等腳本語言進行自動化設計。
7. 熟悉混合信號設計和射頻基帶算法及電路實現(xiàn)。
8. 出色的項目規(guī)劃、執(zhí)行和問題解決能力，能夠在壓力下高效工作。具備強烈的責任心和自驅力，對技術和產(chǎn)品質量有極高的追求。