国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

崗位職責：
1、 根據(jù)項目需求和系統(tǒng)設計方案，制定邏輯設計方案，包含總體架構、模塊劃分、接口定義、資源評估、功耗評估及 FPGA 芯片選型;
2、 負責產(chǎn)品具體邏輯設計工作，包括 FPGA 代碼開發(fā)，仿真驗證和時序設計，資源優(yōu)化，時序優(yōu)化;
3、 負責常用 ADC、DAC、時鐘等芯片的開發(fā)測試，根據(jù)項目要求輸出寄存器配置，接口代碼的開發(fā)和測試;
4、 負責常用低速接口的開發(fā)測試，包括串口，SPI、IIC、LVDS 等接口開發(fā)測試；
5、 負責項目中鏈路的信號處理實現(xiàn)仿真驗證，如 DDC，DUC，DBF 等，和算法工程師一起完成算法部分的移植對接測試驗證等工作;
6、 負責項目產(chǎn)品調試，測試，分析解決項目開發(fā)中遇到的問題，配合完成系統(tǒng)聯(lián)調聯(lián)測；
7、 配合硬件和軟件工程師，分析排查解決定位項目中遇到的相關問題;
8、 負責設計文檔、調試文檔、測試文檔等相關的編寫。
任職要求：
1、 學歷：本科及以上；無線電、電子、通信、計算機相關專業(yè)；
2、 經(jīng)驗：本科5年以上，碩士3年以上的FPGA設計經(jīng)驗和實際硬件調試經(jīng)驗；有大型FPGA開發(fā)項目經(jīng)驗的優(yōu)先，有數(shù)字相控陣開發(fā)經(jīng)驗的優(yōu)先，具有高速FPGA系統(tǒng)和高速FPGA接口設計經(jīng)驗，具有FPGA各類接口和數(shù)據(jù)處理邏輯開發(fā)經(jīng)驗優(yōu)先，如高速AD/DA、Aurora、萬兆以太網(wǎng)等；具有數(shù)據(jù)采集/信號處理知識和應用經(jīng)驗優(yōu)先，如數(shù)字中頻 DUC/DDC、數(shù)字濾波等；
3、 技能：具備較強的數(shù)字信號處理知識，有過大型FPGA的信號處理開發(fā)經(jīng)驗、FPGA高速接口設計經(jīng)驗、高速AD/DA調試經(jīng)驗、硬件調試經(jīng)驗；能夠使用 matlab 進行數(shù)字信號分析，了解 Xilinx FPGA 內部結構，以及常用的 IP，如 DDS、FIR、FFT、204B、Aurora、MIG等，熟悉數(shù)字信號處理技術如濾波器，F(xiàn)FT，DBF等；具有良好的溝通和團隊合作能力。
4、 知識：具有Xilinx、國微、復旦微等公司主流FPGA器件開發(fā)經(jīng)驗，熟悉ZYNQ器件的開發(fā)調試，精通FPGA軟件代碼編寫、模塊設計、仿真，以及資源和時序優(yōu)化，具有優(yōu)良的代碼風格和良好的編程習慣；了解 Xilinx FPGA 內部結構，以及常用的IP，如 DDS、FIR、FFT、204B、Aurora、MIG 等。