崗位職責(zé)：
1. 負(fù)責(zé)功率模塊封裝寄生參數(shù)（雜散電感/耦合電容）提取與優(yōu)化，使用ANSYS Q3D/SIwave建立3D有限元模型，目標(biāo)提取誤差<10%；
2. 開展開關(guān)暫態(tài)特性仿真（Saber/LTPICE），預(yù)測(cè)開關(guān)損耗Eon/Eoff、電壓尖峰、振蕩風(fēng)險(xiǎn)，指導(dǎo)DBC布局優(yōu)化與驅(qū)動(dòng)設(shè)計(jì)；
3. 執(zhí)行EMI/EMC仿真（HFSS/CST），評(píng)估封裝近場(chǎng)輻射與抗干擾能力，提出抑制措施（如屏蔽、布局調(diào)整）；
4. 設(shè)計(jì)雙脈沖、短路耐受、EMI測(cè)試方案，獨(dú)立測(cè)試完成仿真-實(shí)測(cè)閉環(huán)，反向校準(zhǔn)模型精度；
5. 建立并維護(hù)《電氣設(shè)計(jì)規(guī)則庫(kù)》，形成寄生參數(shù)與布局的量化關(guān)系（如"功率環(huán)路面積每減小1mm2，Lspin降低0.3nH"）；
6. 參與技術(shù)評(píng)審（TR2-TR5），對(duì)電氣設(shè)計(jì)方案進(jìn)行仿真驗(yàn)證，出具《電氣性能評(píng)估報(bào)告》并參與技術(shù)答辯；
7. 支持客戶現(xiàn)場(chǎng)技術(shù)問題分析，提供電氣層面根因判斷（如尖峰過高源于寄生電感過大），協(xié)助FAE出具分析報(bào)告；
8. 研究SiC/GaN高頻封裝電氣設(shè)計(jì)挑戰(zhàn)，提前布局技術(shù)預(yù)研（如Cu燒結(jié)寄生參數(shù)建模）。
任職要求：
1. 碩士及以上學(xué)歷，半導(dǎo)體物理、微電子、固體電子學(xué)、電力電子等相關(guān)專業(yè)；
2. 具備3年以上IGBT或相關(guān)功率半導(dǎo)體器件研發(fā)經(jīng)驗(yàn)，熟悉器件仿真設(shè)計(jì)、版圖繪制全流程，具有IGBT模塊或芯片量產(chǎn)研發(fā)經(jīng)驗(yàn)者優(yōu)先；
3. 具備優(yōu)秀的溝通協(xié)調(diào)能力與團(tuán)隊(duì)協(xié)作意識(shí)，邏輯思維清晰，具備獨(dú)立分析與解決復(fù)雜技術(shù)問題的能力。