模擬設(shè)計(jì)中高級(jí)、專家崗均在招,薪資可談
1.負(fù)責(zé)進(jìn)行系統(tǒng)級(jí)的可行性分析,定義芯片規(guī)格,并設(shè)計(jì)關(guān)鍵模擬電路模塊的架構(gòu)。這包括主導(dǎo)高速接口、時(shí)鐘電路、電源管理電路等復(fù)雜模擬IP的技術(shù)路徑選擇和創(chuàng)新突破
2.獨(dú)立完成或指導(dǎo)團(tuán)隊(duì)進(jìn)行晶體管線路線圖設(shè)計(jì)、仿真驗(yàn)證,并規(guī)劃版圖布局,指導(dǎo)版圖工程師實(shí)現(xiàn)高質(zhì)量版圖。還需要制定芯片的測(cè)試方案,參與調(diào)試和失效分析,確保設(shè)計(jì)性能在實(shí)驗(yàn)室測(cè)試和量產(chǎn)中得以實(shí)現(xiàn)。
3.在團(tuán)隊(duì)中扮演技術(shù)領(lǐng)航者的角色,負(fù)責(zé)能力建設(shè),指導(dǎo)初級(jí)工程師,并與其他部門緊密協(xié)作。同時(shí),需要撰寫清晰的設(shè)計(jì)文檔、測(cè)試報(bào)告和技術(shù)專利。
4.參與建立和優(yōu)化芯片研發(fā)、測(cè)試的完整流程,并具備一定的項(xiàng)目管理能力,能夠確保項(xiàng)目按時(shí)高質(zhì)量交付。
1.本科及以上學(xué)歷,微電子、電子工程、計(jì)算機(jī)、通信等相關(guān)專業(yè)背景。
2.需要具備扎實(shí)的半導(dǎo)體器件物理和集成電路工藝知識(shí)基礎(chǔ),并對(duì)CMOS或BCD等工藝有深入理解。
3.精通Cadence等EDA設(shè)計(jì)工具套件,包括原理圖輸入、仿真、版圖等。同時(shí),需要熟悉Calibre等版圖驗(yàn)證工具,并能夠使用Python、Perl或TCL等腳本語言提升設(shè)計(jì)自動(dòng)化水平
4.10年及以上模擬IC設(shè)計(jì)經(jīng)驗(yàn),擁有從架構(gòu)設(shè)計(jì)到成功流片及量產(chǎn)的全流程經(jīng)驗(yàn)。在特定技術(shù)領(lǐng)域(如ADC/DAC、PLL、SerDes、DC-DC、LDO等)有實(shí)際流片經(jīng)驗(yàn),尤其是在先進(jìn)工藝節(jié)點(diǎn)上的經(jīng)驗(yàn)
5.具備優(yōu)秀的問題分析與解決能力、良好的溝通協(xié)調(diào)能力、團(tuán)隊(duì)合作精神以及強(qiáng)烈的責(zé)任心和主動(dòng)性