崗位職責(zé):
1.負(fù)責(zé)完成純模擬、數(shù)?;旌霞吧漕l電路的版圖設(shè)計、物理驗證及優(yōu)化工作,深入理解器件匹配、抗干擾、ESD/Latchup防護(hù)、信號完整性等關(guān)鍵設(shè)計要點,確保版圖滿足電路設(shè)計的性能要求。
2.運用Virtuoso、Calibre等EDA工具,獨立完成版圖的DRC(設(shè)計規(guī)則檢查)、LVS(版圖與電路圖一致性檢查)、ERC(電氣規(guī)則檢查)等物理驗證工作,并負(fù)責(zé)解決驗證中發(fā)現(xiàn)的問題,完成后仿真參數(shù)提取,配合模擬設(shè)計工程師進(jìn)行后仿真,確保電路性能在考慮寄生效應(yīng)后依然收斂。
3.與工藝整合(PIE)? 和模擬設(shè)計工程師緊密協(xié)作,理解工藝特性并反饋版圖設(shè)計中的潛在風(fēng)險,參與芯片的投片(Tape-out)? 相關(guān)事宜,確保數(shù)據(jù)交付的準(zhǔn)確性與完整性。
任職要求:
1.本科及以上學(xué)歷,微電子、集成電路、電子工程、物理學(xué)、自動化等相關(guān)專業(yè)
2.8年以上經(jīng)驗,有主導(dǎo)大型數(shù)?;旌闲酒驈?fù)雜IP版圖設(shè)計并成功量產(chǎn)的紀(jì)錄
3.掌握模擬電路基礎(chǔ)知識、半導(dǎo)體物理及器件原理,深刻理解半導(dǎo)體工藝流程及其對版圖設(shè)計的影響,對芯片-系統(tǒng)協(xié)同設(shè)計有更深刻理解,能進(jìn)行技術(shù)前瞻性布局,預(yù)見并解決跨領(lǐng)域技術(shù)挑戰(zhàn)
4.熟練使用主流EDA工具(如Virtuoso進(jìn)行版圖設(shè)計,Calibre進(jìn)行物理驗證)。具備基本的腳本能力(如Skill、Shell)用于提升設(shè)計效,具備較強的腳本開發(fā)能力以優(yōu)化設(shè)計流程(如使用Python/Perl進(jìn)行自動化),并對EDA工具原理有深入理解。
5.出色的分析解決問題能力、責(zé)任心、團(tuán)隊協(xié)作和溝通能力,工作嚴(yán)謹(jǐn)細(xì)致。具備技術(shù)規(guī)劃、決策和影響力,能夠清晰闡述技術(shù)方案,推動跨團(tuán)隊合作