崗位職責(zé)：1.主導(dǎo)大規(guī)模SoC芯片或先進(jìn)工藝節(jié)點(diǎn)（如7nm及以下） 的物理實(shí)現(xiàn)工作。能夠進(jìn)行頂層架構(gòu)的布局規(guī)劃，制定物理實(shí)現(xiàn)策略，并預(yù)見(jiàn)和解決在深亞微米工藝下面臨的復(fù)雜挑戰(zhàn)，如信號(hào)完整性（SI）、低功耗設(shè)計(jì)（UPF/CPF）和可制造性設(shè)計(jì)（DFM）
2.主導(dǎo)或深度參與后端設(shè)計(jì)流程和方法的優(yōu)化與創(chuàng)新，利用TCL、Python、Perl等腳本語(yǔ)言開(kāi)發(fā)自動(dòng)化工具，提升設(shè)計(jì)效率和質(zhì)量，解決芯片設(shè)計(jì)后端遇到的最棘手的時(shí)序、功耗、信號(hào)完整性和物理驗(yàn)證問(wèn)題
3.作為技術(shù)核心接口，與前端設(shè)計(jì)、DFT（可測(cè)試性設(shè)計(jì)）、模擬混合信號(hào)（AMS）以及封裝團(tuán)隊(duì)緊密協(xié)作，確保物理實(shí)現(xiàn)方案滿足系統(tǒng)級(jí)需求。負(fù)責(zé)完成物理驗(yàn)證（DRC, LVS, ERC等），并生成完整的設(shè)計(jì)文檔，指導(dǎo)后續(xù)的流片（Tape-out）和生產(chǎn)測(cè)試
任職要求：1.本科及以上學(xué)歷，微電子、集成電路、電子工程等相關(guān)專業(yè)
2.2年以上資深經(jīng)驗(yàn)，有主導(dǎo)復(fù)雜SoC芯片在先進(jìn)工藝（如7nm/5nm）下成功流片的紀(jì)錄，能證明其技術(shù)領(lǐng)導(dǎo)力和架構(gòu)決策能力
3.精通數(shù)字芯片物理實(shí)現(xiàn)的全流程、靜態(tài)時(shí)序分析（STA）原理和低功耗設(shè)計(jì)方法。深刻理解半導(dǎo)體器件物理和深亞微米工藝下的設(shè)計(jì)挑戰(zhàn)（如SI、PVT變異等）。對(duì)芯片系統(tǒng)級(jí)設(shè)計(jì)（如跨時(shí)鐘域、電源域）有深刻理解，能進(jìn)行技術(shù)前瞻性布局，預(yù)見(jiàn)并解決跨領(lǐng)域技術(shù)挑戰(zhàn)
4.熟練使用行業(yè)主流EDA工具，如Synopsys的Fusion Compiler, IC Compiler II, PrimeTime; Cadence的Innovus, Tempus等。精通TCL、Shell、Python等至少一種腳本語(yǔ)言，用于流程自動(dòng)化和問(wèn)題排查。具備強(qiáng)大的腳本開(kāi)發(fā)能力以優(yōu)化設(shè)計(jì)流程，并對(duì)EDA工具的內(nèi)在原理有深入理解，能進(jìn)行工具選型和評(píng)估
5.出色的分析解決問(wèn)題能力、責(zé)任心、團(tuán)隊(duì)協(xié)作和溝通能力。具備技術(shù)規(guī)劃、決策和影響力，能夠清晰闡述技術(shù)方案，推動(dòng)跨團(tuán)隊(duì)合作，并具備培養(yǎng)和指導(dǎo)團(tuán)隊(duì)成員的能力