1. 碩士及以上學(xué)歷（優(yōu)秀本科生可酌情考慮），電子工程、自動(dòng)化、計(jì)算機(jī)科學(xué)、精密儀器、通信工程等相關(guān)專(zhuān)業(yè)，具有3年及以上的嵌入式和FPGA開(kāi)發(fā)經(jīng)驗(yàn)，具有質(zhì)譜，電鏡等高端科研儀器研發(fā)經(jīng)驗(yàn)者優(yōu)先；
2. 精通 C/C++ /Python語(yǔ)言，熟悉 STM32、GD32 等主流ARM Cortex-M系列單片機(jī)開(kāi)發(fā)平臺(tái)，熟練掌握 UART、SPI、I2C、USB、CAN 等嵌入式常用通信接口的開(kāi)發(fā)，熟悉電機(jī)控制；
3. 熟練掌握硬件描述語(yǔ)言和常用開(kāi)發(fā)工具，精通 Verilog 或 VHDL 語(yǔ)言，熟練使用主流開(kāi)發(fā)工具，如Xilinx的 Vivado 或Intel (Altera) 的 Quartus，仿真工具M(jìn)odelSim等；
4. 熟悉高速數(shù)據(jù)采集、數(shù)字信號(hào)處理（DSP）或通信接口（如SPI、I2C、PCIe）開(kāi)發(fā)；
5. 具備調(diào)試能力，看懂原理圖，能獨(dú)立進(jìn)行FPGA選型、模塊設(shè)計(jì)、邏輯綜合與調(diào)試，要能掌握時(shí)序與資源優(yōu)化，具備故障診斷和解決底層硬件邏輯問(wèn)題的能力；
6. 了解嵌入式Linux開(kāi)發(fā)（如Yocto、Buildroot）或?qū)崟r(shí)操作系統(tǒng)（RTOS）內(nèi)核原理者優(yōu)先；
7. 具備高速數(shù)據(jù)采集系統(tǒng)開(kāi)發(fā)經(jīng)驗(yàn)和儀器控制系統(tǒng)開(kāi)發(fā)經(jīng)驗(yàn)。