崗位職責(zé):
1.參與并協(xié)助嵌入式硬件系統(tǒng)的方案設(shè)計(jì)與開(kāi)發(fā),能夠使用Multisim/Tina/PSpice至少一種仿真軟件進(jìn)行電路暫態(tài)/穩(wěn)態(tài)分析;能夠熟練使用Keil等EDA進(jìn)行嵌入式開(kāi)發(fā);
2.熟練掌握制版打板工藝,能夠繪制4層及以上信號(hào)處理PCB;能夠獨(dú)立進(jìn)行焊接和硬件調(diào)試,運(yùn)用邏輯分析儀等定位并解決硬件問(wèn)題;
3.熟悉ADC并行采集方法,能夠進(jìn)行基本的模擬信號(hào)采集電路設(shè)計(jì)與調(diào)試;
了解并使用FPGA硬件架構(gòu)和相關(guān)IP核,熟悉Vivado EDA;了解ARM平臺(tái)AXI總線體系結(jié)構(gòu),了解基本的時(shí)鐘約束概念,能識(shí)別與避免時(shí)序競(jìng)爭(zhēng)、冒險(xiǎn)等問(wèn)題。
任職條件:
1.26屆在讀優(yōu)先,電子、自動(dòng)化、通信、計(jì)算機(jī)等相關(guān)專(zhuān)業(yè)背景,或具備嵌入式硬件項(xiàng)目經(jīng)驗(yàn);
2.熟練掌握Altium Designer等相關(guān)軟件,能獨(dú)立完成多層PCB的設(shè)計(jì)與調(diào)試;
3.具備一定的數(shù)字電路和模擬電路基礎(chǔ),能處理常見(jiàn)硬件故障并提出有效解決方案;
4.掌握Verilog或VHDL語(yǔ)言基礎(chǔ),了解FPGA的硬件架構(gòu)和IP核使用方法;
5.具備良好的英文閱讀能力,能熟練閱讀datasheet和相關(guān)文獻(xiàn)。
實(shí)習(xí)待遇:
26屆本科生120元/天,碩士生180元/天,飯補(bǔ)10元/天;學(xué)生公寓,班車(chē)接送,商業(yè)保險(xiǎn)。非26屆待遇另議。