職責(zé)描述:
1. 參與模擬芯片從場(chǎng)景需求出發(fā)完成性能指標(biāo)定義與芯片的總體規(guī)劃,負(fù)責(zé)芯片的集成電路設(shè)計(jì)工作與驗(yàn)證工作,負(fù)責(zé)全芯片版圖布局并指導(dǎo)版圖工程師布線;
2. 根據(jù)數(shù)據(jù)手冊(cè)定義設(shè)計(jì)或?qū)氩⒓上鄳?yīng)的IP,并配合與指導(dǎo)版圖工程師完成布局以及布線;
3. 參與或負(fù)責(zé)電源芯片、信號(hào)鏈、運(yùn)放模塊集成時(shí)所需的必要流程。
任職要求:
1. 本科以上學(xué)歷,電子工程/微電子相關(guān)專(zhuān)業(yè),碩士?jī)?yōu)先;
2. 本科學(xué)歷,至少3年及以上CMOS模擬混合信號(hào)集成電路設(shè)計(jì)工作經(jīng)驗(yàn);
3. 應(yīng)屆211優(yōu)秀碩士研究生;
4. 熟練使用相應(yīng)的仿真、驗(yàn)證、版圖CAD軟件,例如cadence等;
5. 熟悉模擬電路設(shè)計(jì)流程;
6. 能熟練閱讀英文技術(shù)文檔和專(zhuān)業(yè)文獻(xiàn);
7. 良好的溝通能力和團(tuán)隊(duì)合作精神。
福利:年底雙薪、餐補(bǔ)、交通補(bǔ)助、綜合薪資豐厚,年度旅游,團(tuán)建,下午茶等