国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

1. 負責(zé)數(shù)字芯片F(xiàn)ront-end flow相關(guān)工作，包括邏輯綜合與時序分析、優(yōu)化/收斂，約束編寫以及PPA分析等；
2. 負責(zé)芯片語法檢查、RTL Check、Formal Verification、STA、Power Analysis等；
3. 負責(zé)前端工藝、lib、memory評估，與后端部門交互。

任職要求：

1. 計算機科學(xué)與技術(shù)、軟件工程、電子科學(xué)與技術(shù)等相關(guān)專業(yè)，本科及以上學(xué)歷；
2. 熟練使用Verilog HDL、Verilog或SystemVerilog等硬件描述語言；
3. 熟悉常用的EDA工具，如VCS、DC、GENUS、Spyglass等；
4. 有強烈的自動化、便捷化意識；
5. 有較好的溝通能力和團隊協(xié)作意識；
6. 有過ASIC設(shè)計經(jīng)驗或物理設(shè)計背景者優(yōu)先。