崗位職責(zé):
1、參與制定醫(yī)學(xué)影響設(shè)備的整體硬件架構(gòu)方案;
2、負(fù)責(zé)FPGA與高速數(shù)據(jù)采集與數(shù)據(jù)傳輸?shù)南到y(tǒng)開(kāi)發(fā)
3、負(fù)責(zé)模擬/混合信號(hào)電路設(shè)計(jì),負(fù)責(zé)超聲發(fā)射電路和接收電路;負(fù)責(zé)光信號(hào)驅(qū)動(dòng)與控制電路信號(hào)接收電路;
4、主導(dǎo)高速、高密度多層電路板(PCB)的原理圖與Layout設(shè)計(jì),包括信號(hào)完整性和電源完整性,EMC,EMI等;
5、負(fù)責(zé)硬件系統(tǒng)的調(diào)試、測(cè)試與性能優(yōu)化,解決噪聲、串?dāng)_、時(shí)序等復(fù)雜工程問(wèn)題,確保系統(tǒng)關(guān)鍵指標(biāo)達(dá)標(biāo)。
任職要求:
1、電子相關(guān)專(zhuān)業(yè),碩士以上學(xué)歷;
2、具有3年以上的相關(guān)工作經(jīng)驗(yàn);具有超聲類(lèi)醫(yī)療器械產(chǎn)品研發(fā)全周期經(jīng)驗(yàn),具備相應(yīng)的模擬電路、PCB設(shè)計(jì)等相關(guān)經(jīng)驗(yàn);具有IVUS、OCT等開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先;
3、熟悉硬件開(kāi)發(fā)基本軟件,如 Cadence, PADS, AD等;熟練使用LTspice、 Multisim、Tina等調(diào)試與仿真軟件;
4、精通模擬前端設(shè)計(jì)(低噪聲放大、射頻電路、高速ADC/DAC接口設(shè)計(jì));
5、擁有豐富的FPGA開(kāi)發(fā)經(jīng)驗(yàn)(Verilog/VHDL),精通PCIe、JESD204B等高速接口協(xié)議,并有實(shí)際項(xiàng)目落地經(jīng)驗(yàn)。
福利待遇:
周末雙休、帶薪年假、六險(xiǎn)一金、績(jī)效獎(jiǎng)金、節(jié)日福利、生日禮物、豐富團(tuán)建、年底雙薪、扁平管理、內(nèi)部晉升
交通補(bǔ)助、話費(fèi)補(bǔ)助、餐補(bǔ)
工作氛圍積極、工作環(huán)境好、領(lǐng)導(dǎo)超nice