国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

更新于 12月26日

fpga工程師

1-2萬·14薪
  • 長春二道區(qū)
  • 3-5年
  • 碩士
  • 全職
  • 招5人

職位描述

Verilog HDLSystem Verilog
崗位職責
1.負責產品FPGA的架構設計、代碼編寫、仿真等工作。
2.協(xié)同其他專業(yè)工程師完成系統(tǒng)設計、系統(tǒng)聯(lián)調、可靠性試驗、轉產等工作。
3.參與公司新產品的方案設計、FPGA選型和技術評估。參與FPGA技術平臺建設工作。
4.負責項目中FPGA設計相關文檔編寫及維護;
任職要求
1.碩士及以上學歷,電子、通信相關專業(yè),具有良好的專業(yè)基礎知識。
2.2~5年工作經驗,具有良好的設計規(guī)范。
3.精通FPGA芯片架構和資源,熟悉FPGA的硬件架構、典型外設。
4.精通Verilog HDL、或System Verilog語言,精通FPGA開發(fā)工具及仿真調試工具。
5.熟悉圖像傳感器、高速圖像傳輸接口,有相關工作經驗。
6.工作態(tài)度嚴謹,有較好的溝通和表達能力,有較強的邏輯思維,有較好的文檔能力。

獎金績效

帶薪年假 餐補20/天,采暖補貼,節(jié)假日福利,生日禮金

工作地點

二道區(qū)長春光電信息產業(yè)園

職位發(fā)布者

顧經理/招聘經理

剛剛活躍
立即溝通
公司Logo大連恒馨科技有限公司
大連恒馨科技有限公司致力于為IT、軟件等領域的客戶提供軟件開發(fā)、項目外包等服務,幫助客戶實現(xiàn)投資收益最大化,并使之更專注于自身核心業(yè)務。
公司主頁