職位描述:
1、FPGA設計與開發(fā)
負責FPGA邏輯設計、RTL編碼(Verilog/VHDL)、仿真驗證及綜合優(yōu)化。實現(xiàn)通信協(xié)議或運放等模塊開發(fā)。進行時序約束(SDC)、時序分析及優(yōu)化,確保設計滿足性能要求。
2、系統(tǒng)集成與調(diào)試
配合硬件工程師完成FPGA與PCB的協(xié)同設計,解決信號完整性(SI)和電源完整性(PI)問題。負責FPGA與外圍器件(如ADC/DAC、DDR、PHY芯片)的接口調(diào)試。使用邏輯分析儀(LA)、示波器等工具進行板級調(diào)試與故障排查。
3、文檔與協(xié)作
撰寫設計文檔、測試報告及用戶手冊。參與跨部門協(xié)作,支持嵌入式軟件、硬件及測試團隊完成系統(tǒng)聯(lián)調(diào)。
職位要求:
1、學歷與經(jīng)驗
本科及以上學歷,電子工程、計算機、通信等相關專業(yè)。3年以上FPGA開發(fā)經(jīng)驗,熟悉Xilinx/Altera(Intel)主流器件(如Zynq、Artix、Stratix)。
2、技術能力
精通Verilog/VHDL,掌握FPGA開發(fā)工具鏈(Vivado/Quartus/ModelSim)。熟悉AXI、APB等總線協(xié)議,或高速接口(如JESD204B、MIPI)。具備時序收斂經(jīng)驗,理解跨時鐘域(CDC)處理與低功耗設計技巧。
3、加分項
熟悉HLS(Vitis HLS/Intel HLS)或部分可重構(Partial Reconfiguration)技術。有算法加速(如CNN、FFT)經(jīng)驗優(yōu)先。
4、軟技能
良好的問題定位能力與團隊協(xié)作意識。英語閱讀能力(可查閱技術文檔)