崗位職責(zé):
1、參與需求評(píng)審,制定詳細(xì)的FPGA驗(yàn)證/測(cè)試計(jì)劃和策略(包括模塊級(jí)、系統(tǒng)級(jí))。
2、根據(jù)設(shè)計(jì)規(guī)格和功能需求,基于FPGA原型或仿真平臺(tái)設(shè)計(jì)全面、高效的測(cè)試用例和測(cè)試方案(機(jī)器視覺方向)。
3、了解或者熟悉視覺系統(tǒng)專項(xiàng)測(cè)試(ISP算法、Sensor驅(qū)動(dòng)、DDR緩存控制、高速視覺接口驗(yàn)證及測(cè)試)。
4、實(shí)現(xiàn)自動(dòng)化測(cè)試平臺(tái)開發(fā),跨平臺(tái)協(xié)同驗(yàn)證(FPGA+嵌入式+上位機(jī))。
5、執(zhí)行功能仿真、時(shí)序仿真、門級(jí)仿真和后布局布線仿真,在真實(shí)硬件平臺(tái)上進(jìn)行板級(jí)調(diào)試和測(cè)試。
6、記錄詳細(xì)的測(cè)試結(jié)果和日志,準(zhǔn)確定位、分析和報(bào)告發(fā)現(xiàn)的缺陷,與設(shè)計(jì)工程師緊密配合直至問題解決。
7、探索和應(yīng)用新的驗(yàn)證工具、技術(shù)和方法,提升驗(yàn)證效率和效果,優(yōu)化測(cè)試流程和自動(dòng)化腳本。
任職要求:
1、本科及以上學(xué)歷,電子工程、通信工程、計(jì)算機(jī)工程、自動(dòng)化或相關(guān)專業(yè)。
2、擁有3年以上FPGA驗(yàn)證/測(cè)試或數(shù)字電路設(shè)計(jì)/驗(yàn)證相關(guān)工作經(jīng)驗(yàn)。
3、精通硬件描述語言Verilog或VHDL,熟練使用主流FPGA廠商的開發(fā)套件和仿真工具。
4、具有使用SystemVerilog和UVM搭建驗(yàn)證平臺(tái)的實(shí)際項(xiàng)目經(jīng)驗(yàn),熟練使用腳本語言(Python, Tcl, Perl, Shell等)進(jìn)行自動(dòng)化測(cè)試和流程控制。
5、具備優(yōu)秀的邏輯分析和問題定位能力,熟悉使用常規(guī)硬件測(cè)試驗(yàn)證工具。
6、深刻理解數(shù)字電路設(shè)計(jì)原理、時(shí)序分析、時(shí)序收斂和同步設(shè)計(jì)方法。
7、熟悉常用的數(shù)字接口協(xié)議(如AXI/AHB/APB/PCIe/DDR/CameraLink/CoaXPress/GigE/MIPI/LVDS//SLVS-EC等)及其驗(yàn)證方法。
8、具備良好的測(cè)試用例設(shè)計(jì)思維,能獨(dú)立設(shè)計(jì)高效、覆蓋全面的測(cè)試方案。
9、掌握覆蓋率驅(qū)動(dòng)驗(yàn)證理念,具備功能覆蓋率和代碼覆蓋率分析經(jīng)驗(yàn)。