崗位職責(zé):
1.負責(zé)模擬電路的版圖設(shè)計、版圖驗證,例如:DRC/LVS/ERC;
2.與設(shè)計工程師充分溝通,確保完全理解設(shè)計對版圖的要求;
3.相關(guān)文檔的撰寫;
4.先進工藝模擬版圖或BCD工藝模擬版圖經(jīng)驗值優(yōu)先。
職位要求:
1.微電子、電子工程專業(yè)本科以上學(xué)歷;
2.一年以上IC layout經(jīng)驗,有先進工藝模擬版圖經(jīng)驗者優(yōu)先;
3.能熟練使用主流IC版圖設(shè)計工具,如Virtuso、Laker等、版圖驗證工具,如calibre,能看懂不同F(xiàn)oundry的DRC/LVS rule file;
4.熟悉模擬/數(shù)?;旌想娐返陌鎴D設(shè)計方法和技巧,能高質(zhì)量獨立完成大規(guī)模的模擬模塊版圖設(shè)計;
5.熟悉集成電路CMOS工藝流程以及電路基礎(chǔ)知識;
6.具有良好的溝通能力和團隊合作精神。
職位福利:五險一金、帶薪年假、14薪、彈性工作