僅供參考,詳細職責請以面試環(huán)節(jié)溝通為準
崗位職責
負責高速PCB設計(含HDI),包括DDR4/5、PCIe Gen4/5、USB4、MIPI、HDMI 2.1等10Gbps+高速信號布局布線。
協(xié)同硬件團隊完成信號完整性(SI)、電源完整性(PI) 仿真優(yōu)化,解決EMC/EMI設計風險。
主導多層板(8-16層) 的疊層設計、阻抗控制及高密度互連(HDI)工藝實現(xiàn)。
制定高速設計規(guī)范(如等長匹配、3W規(guī)則、屏蔽地孔規(guī)劃),確保時序與信號質(zhì)量符合產(chǎn)品要求。
處理RF電路、高速CPU/GPU、LPDDR內(nèi)存等敏感模塊的布局優(yōu)化與噪聲隔離。
主導設計評審,輸出Gerber、IPC網(wǎng)表及生產(chǎn)工藝文件,支持工廠端DFM問題解決。
任職要求
學歷與專業(yè)
本科及以上學歷,電子工程、通信工程、微電子等相關專業(yè)。
必備經(jīng)驗
5年以上PCB Layout經(jīng)驗,其中至少3年專注高速數(shù)字電路設計。
成功量產(chǎn)過手機或PC類產(chǎn)品:熟悉智能手機主板/PC主板架構,具備高通/聯(lián)發(fā)科平臺或Intel/AMD x86平臺設計經(jīng)驗。
精通高速設計規(guī)范:
熟悉DDR4/5、PCIe、USB3.x/4、MIPI等協(xié)議的Layout約束
掌握差分信號、阻抗控制(單端50Ω/差分100Ω)、串擾抑制設計方法
工具能力:
精通 Cadence Allegro(必備)
熟練使用 SI/PI仿真工具(如HyperLynx、Sigrity)
掌握 Valor NPI/DFM 檢查流程