一、崗位職責(zé)
1. 負責(zé)數(shù)字電路領(lǐng)域的設(shè)計交付,主要包含時鐘樹、電源樹、通信接口、FPGA電路、ADC/DAC、ARM/X64電路、高速總線、DDR存儲、電纜互連、背板互連等等;
2. 負責(zé)硬件的端到端設(shè)計,從需求分析、方案、詳細設(shè)計、原理圖設(shè)計、Layout配合實現(xiàn)、板卡加工、調(diào)試、單元測試、系統(tǒng)集成測試驗證;
3. 負責(zé)數(shù)字電路模塊/板卡從設(shè)計到量產(chǎn)的交付,具備較強的交付意識,以結(jié)果為導(dǎo)向,對結(jié)果負責(zé)任;
4. 負責(zé)硬件開發(fā)過程中的問題定位和解決措施,以及技術(shù)改進;
5. 負責(zé)硬件開發(fā)端的測試測量以及驗證,包括信號完整性測試、可靠性測試、診斷測試、功能測試、性能測試、一致性測試等等;
6. 負責(zé)硬件產(chǎn)品轉(zhuǎn)維護前的下游研發(fā)支撐,涵蓋生產(chǎn)環(huán)節(jié)與客戶端環(huán)節(jié),包含故障分析、問題處理、量產(chǎn)導(dǎo)入等。
二、任職要求
1.本科及以上學(xué)歷,5年以上工作經(jīng)驗,電子/通信/自動化/測控等理工科相關(guān)專業(yè);
2.熟練掌握Cadence、Allegro等基礎(chǔ)設(shè)計工具;
3.具備良好的時序分析基礎(chǔ),通用接口時序IIC、SPI、DDR等等能夠清晰的理解;
4.具備良好的信號完整性與電源完整性基礎(chǔ),能夠掌握一種仿真工具;
5.具備一定的硬件工程技術(shù),尤其是器件選型、DFT、DFM、DFR、EMC、結(jié)構(gòu)互連;
6.具備良好的溝通能力,在項目開發(fā)過程中能夠主動發(fā)起串講、反串講,良好的團隊合作意識;
7.具備ATE測試設(shè)備開發(fā)經(jīng)驗者優(yōu)先,具備較強的學(xué)習(xí)能力者優(yōu)先。