崗位職責(zé):
1. 負(fù)責(zé)芯片后端全流程物理設(shè)計(jì),涵蓋Floorplan、Placement、CTS、Routing、Physical Verification等核心環(huán)節(jié),確保設(shè)計(jì)符合性能、功耗、面積(PPA)目標(biāo)。
2. 主導(dǎo)先進(jìn)工藝節(jié)點(diǎn)下的物理實(shí)現(xiàn)方案制定,解決后端設(shè)計(jì)中的時(shí)序收斂、信號(hào)完整性(SI)、電源完整性(PI)等關(guān)鍵問題。
3. 參與芯片的物理設(shè)計(jì)規(guī)范制定、DFM/DFT方案評(píng)審,協(xié)同前端、驗(yàn)證、封裝團(tuán)隊(duì)完成跨部門技術(shù)對(duì)接。
4. 負(fù)責(zé)后端設(shè)計(jì)工具的優(yōu)化使用,提升設(shè)計(jì)效率與質(zhì)量;沉淀后端設(shè)計(jì)經(jīng)驗(yàn),輸出技術(shù)文檔與最佳實(shí)踐。
任職要求:
1.本科及以上學(xué)歷,電子科學(xué)與技術(shù)、微電子學(xué)與固體電子學(xué)、集成電路工程等相關(guān)專業(yè)。
2.熟練掌握后端物理設(shè)計(jì)工具,具備工具腳本(Tcl/Perl/Python)開發(fā)與優(yōu)化能力。 深入理解時(shí)序分析、SI/PI分析、功耗優(yōu)化方法,能獨(dú)立解決復(fù)雜項(xiàng)目中的后端技術(shù)難題。
3.10年以上芯片后端物理設(shè)計(jì)工作經(jīng)驗(yàn),具備12nm/7nm以下先進(jìn)工藝量產(chǎn)項(xiàng)目經(jīng)驗(yàn),熟悉該工藝的Design Rule、Library特性及DFM要求。了解2.5D/3D IC、Chiplet封裝相關(guān)后端設(shè)計(jì)技術(shù)者優(yōu)先。
4.精通GPGPU芯片架構(gòu)及后端設(shè)計(jì)要點(diǎn),有完整的GPGPU芯片從物理實(shí)現(xiàn)到流片量產(chǎn)的全流程經(jīng)驗(yàn)者優(yōu)先。