崗位職責(zé):
參與數(shù)據(jù)采集系統(tǒng)相關(guān)的FPGA邏輯設(shè)計(jì)與開發(fā),包括信號采集、處理和接口控制等模塊的代碼實(shí)現(xiàn)、功能仿真與調(diào)試;
配合項(xiàng)目團(tuán)隊(duì)完成FPGA系統(tǒng)集成與驗(yàn)證,協(xié)助解決開發(fā)過程中的技術(shù)問題;
編寫并維護(hù)設(shè)計(jì)文檔、測試報(bào)告及相關(guān)技術(shù)資料。
任職要求:
統(tǒng)招本科及以上學(xué)歷,通信、電子工程、自動化、計(jì)算機(jī)等相關(guān)專業(yè)(歡迎碩士應(yīng)屆畢業(yè)生);
具備1-2年FPGA開發(fā)經(jīng)驗(yàn),熟悉FPGA設(shè)計(jì)流程及相關(guān)開發(fā)工具;
熟練掌握VHDL/Verilog HDL硬件描述語言;
具備良好的代碼規(guī)范意識,了解時序優(yōu)化、資源優(yōu)化等常見設(shè)計(jì)策略;
掌握模擬/數(shù)字電路基礎(chǔ)知識,能夠閱讀并理解電路原理圖;
具備較強(qiáng)的溝通協(xié)作能力與問題分析定位能力。