1. 電路設(shè)計(jì)與方案開(kāi)發(fā)：基于產(chǎn)品需求（如采樣率、分辨率、信噪比SNR、無(wú)雜散動(dòng)態(tài)范圍SFDR等指標(biāo)），設(shè)計(jì)高速ADC（模數(shù)轉(zhuǎn)換器）或DAC（數(shù)模轉(zhuǎn)換器）的核心電路模塊，包括采樣保持電路、量化器、編碼器，或電流源陣列、解碼電路、濾波器等，制定系統(tǒng)級(jí)設(shè)計(jì)方案。
2. 仿真與性能優(yōu)化：使用Cadence Virtuoso、Spectre等工具進(jìn)行電路仿真（如直流、交流、瞬態(tài)、噪聲、線(xiàn)性度等分析），優(yōu)化電路參數(shù)以滿(mǎn)足高速場(chǎng)景下的性能指標(biāo)（如降低失真、抑制噪聲、提升帶寬）。
3. 設(shè)計(jì)驗(yàn)證與迭代：配合測(cè)試工程師進(jìn)行芯片原型測(cè)試，對(duì)比仿真與實(shí)測(cè)數(shù)據(jù)，分析差異原因（如寄生參數(shù)、工藝偏差），迭代優(yōu)化電路設(shè)計(jì)。
4. 跨團(tuán)隊(duì)協(xié)作：向版圖工程師提供設(shè)計(jì)約束（如對(duì)稱(chēng)性、匹配性、寄生參數(shù)控制要求），確保版圖設(shè)計(jì)符合高速模擬電路性能需求；與數(shù)字IC工程師協(xié)作處理數(shù)模接口部分（如數(shù)字校準(zhǔn)邏輯）；參與工藝評(píng)估，確保設(shè)計(jì)適配目標(biāo)工藝節(jié)點(diǎn)。
5. 文檔輸出：編寫(xiě)設(shè)計(jì)規(guī)格書(shū)、仿真報(bào)告、測(cè)試方案等文檔，記錄設(shè)計(jì)思路與關(guān)鍵參數(shù)，支持產(chǎn)品量產(chǎn)與維護(hù)。

任職要求：

1. 專(zhuān)業(yè)知識(shí)：掌握模擬電路理論（如放大器、濾波器、振蕩器設(shè)計(jì)）、高速信號(hào)處理原理，理解ADC/DAC核心指標(biāo)（如采樣率、分辨率、ENOB、THD等）及影響因素。熟悉半導(dǎo)體器件特性（如MOS管高頻特性、噪聲模型），了解高速場(chǎng)景下的寄生效應(yīng)（如電容、電感耦合）和信號(hào)完整性問(wèn)題。
2. 設(shè)計(jì)與仿真能力：了解Cadence Virtuoso、Spectre、HSPICE等EDA工具；
3.工藝與版圖認(rèn)知：熟悉CMOS等硅基工藝特性（如不同工藝節(jié)點(diǎn)的器件參數(shù)、匹配性、溫度特性）。理解版圖布局對(duì)高速模擬電路的影響（如差分對(duì)對(duì)稱(chēng)性、接地方式、信號(hào)線(xiàn)隔離）。
4. 測(cè)試與分析能力：熟悉高速信號(hào)測(cè)試儀器（如示波器、頻譜儀、信號(hào)發(fā)生器）。