崗位職責(zé):
1. 負(fù)責(zé)FPGA系統(tǒng)及算法架構(gòu)設(shè)計(jì)、邏輯編寫、仿真、綜合實(shí)現(xiàn)及時(shí)序檢查;
2. 負(fù)責(zé)FPGA中嵌入式系統(tǒng)的設(shè)計(jì)、程序編寫、調(diào)試;
3. 負(fù)責(zé)FPGA單板調(diào)試、FPGA與上位機(jī)系統(tǒng)調(diào)試;
4. 配合產(chǎn)品部門完成芯片級(jí)功能驗(yàn)證;
5. 完成方案文檔、項(xiàng)目文檔、產(chǎn)品、技術(shù)資料的設(shè)計(jì)整理和歸檔。
崗位要求:
1. 3年以上FPGA開發(fā)經(jīng)驗(yàn),熟悉Xilinx/AlteraFPGA體系架構(gòu)、資源、IP核、時(shí)序約束,有FPGA產(chǎn)品化經(jīng)驗(yàn)優(yōu)先;
2. 精通verilog,掌握System
Verilog/C/python,熟練使用Quartus、Vivado、Modelsim等工具,熟悉Linux系統(tǒng);
任職要求:
1. 本科及以上學(xué)歷,電子相關(guān)專業(yè),3年以上一線FPGA工作經(jīng)驗(yàn);
2. 精通Lattice/Gowin/HME/Xilinx一種或多種芯片開發(fā)環(huán)境及仿真調(diào)試工具,掌握modelsim仿真軟件,熟練使用FPGA或SoC架構(gòu)芯片,熟練進(jìn)行邏輯設(shè)計(jì)及嵌入式系統(tǒng)程序編寫;
3. 精通Verilog HDL語(yǔ)言和時(shí)序約束、時(shí)序分析、時(shí)序優(yōu)化方法,掌握FPGA設(shè)計(jì)、開發(fā)流程和仿真技術(shù),具有獨(dú)立的FPGA編碼、仿真、調(diào)試能力,熟練掌握C/C++等編程語(yǔ)言;
4. 掌握常用接口開發(fā):MIPI、PCIe、DDR3/4、UART、SPI、IIC,LVDS,DMA等;
5. 熟練使用示波器、邏輯分析儀、電源、萬(wàn)用表等常用測(cè)試設(shè)備;
6. 有良好的英語(yǔ)水平,能夠閱讀英文技術(shù)資料;
7. 精通數(shù)字電路或Linux系統(tǒng)能力者優(yōu)先;
8. 創(chuàng)新、開朗、積極心態(tài),良好的分析、判斷、組織能力和溝通協(xié)調(diào)能力
注:此崗位由浙江光維通信技術(shù)有限公司招募
工作地點(diǎn):海寧