崗位職責(zé):
1. 負(fù)責(zé)AI芯片F(xiàn)PGA原型開(kāi)發(fā)與驗(yàn)證,含RTL移植、邏輯綜合、時(shí)序優(yōu)化及功能仿真,支撐流片前功能與性能評(píng)估;?
2. 主導(dǎo)SoC系統(tǒng)級(jí)調(diào)試,覆蓋RISC-V/ARM核、PCIe/DDR/SPI接口及AI加速模塊,解決硬件邏輯、協(xié)議兼容、時(shí)鐘同步問(wèn)題;?
3. 負(fù)責(zé)AI模型嵌入式部署(邊緣端AI芯片/FPGA加速板);
4. 編寫技術(shù)文檔。?
崗位要求:
(一)基本要求?
1. 碩士以上學(xué)歷,?年齡原則上≤40周歲,特別優(yōu)秀者可放寬;?
2. 3年及以上芯片研發(fā)經(jīng)驗(yàn),至少主導(dǎo)過(guò)1個(gè)FPGA原型驗(yàn)證或AI芯片集成項(xiàng)目;
3. 有邊緣端AI芯片部署或RISC-V/ARM架構(gòu)SoC設(shè)計(jì)調(diào)試經(jīng)驗(yàn)優(yōu)先。
(二)核心技能?
1. 精通Verilog/VHDL,熟練使用Xilinx Vivado、Intel Quartus,掌握UVM/SystemVerilog驗(yàn)證方法學(xué),?
2. 熟悉SoC 架構(gòu),掌握RISC-V/ARM Cortex核、UART/I2C/SPI外設(shè)機(jī)制,會(huì)用JTAG調(diào)試器/邏輯分析儀/示波器定位時(shí)序違規(guī)、協(xié)議異常;
3. 熟練使用ModelSim/VCS仿真工具、PrimeTime性能分析工具;
4. 有DDR4、PCIe高速接口FPGA 實(shí)現(xiàn)與調(diào)試經(jīng)驗(yàn),有AI芯片相關(guān)專利或頂會(huì)/頂刊論文者優(yōu)先。