職位描述
Verilog HDLSystem Verilog
【崗位職責(zé)】 這里擁有先進(jìn)的邏輯技術(shù)、最頂尖的邏輯團(tuán)隊,如果你夢想站到FPGA技術(shù)之巔,請加入我們的團(tuán)隊。 1、負(fù)責(zé)硬件(FPGA/ASIC)的業(yè)界調(diào)研及競爭力分析工作,跟蹤業(yè)界最前沿FPGA和數(shù)字系統(tǒng)技術(shù),負(fù)責(zé)架構(gòu)方案、RTL代碼設(shè)計及驗證工作; 2、負(fù)責(zé)計算、存儲、云計算等的FPGA/ASIC創(chuàng)新設(shè)計,聚焦處理器、內(nèi)存、網(wǎng)絡(luò)、AI等芯片的體系架構(gòu)創(chuàng)新,完成原型開發(fā)和驗證; 3、承擔(dān)邏輯模塊的方案設(shè)計、器件選型、詳細(xì)設(shè)計、代碼編程和上板調(diào)測,實現(xiàn)計算核、cache、內(nèi)存控制器、各類算法、各類高速接口協(xié)議的邏輯產(chǎn)品交付; 4、承擔(dān)FPGA/ASIC各類通用模塊的平臺化設(shè)計和優(yōu)化,負(fù)責(zé)自研芯片技術(shù)原型和FPGA驗證平臺的構(gòu)建和維護(hù)。 【崗位要求】 1、計算機、通信、電子、自動化等相關(guān)專業(yè)本科及以上學(xué)歷; 2、熟悉器件特性(Xilinx、Altera器件等),熟悉常用協(xié)議(XAUI、Interlaken、OAM、SDH等); 精通Verilog,SystemVerilog,C等邏輯編程語言; 熟練Vivado、ISE、Quartus等電路后端工具; 熟練vcs、verdi等邏輯仿真工具; 3、了解高速設(shè)計、仿真方法學(xué)等高端邏輯技術(shù); 4、有扎實的數(shù)電功底,能夠設(shè)計分析硬件描述代碼; 5、參加全國電子設(shè)計競賽、研究生電子設(shè)計競賽、挑戰(zhàn)杯等并獲得較好的名次者優(yōu)先考慮。