1. 負(fù)責(zé)通信/導(dǎo)航數(shù)字系統(tǒng)的整體方案設(shè)計(jì)與開(kāi)發(fā)，包括系統(tǒng)架構(gòu)規(guī)劃、技術(shù)路線制定及關(guān)鍵模塊實(shí)現(xiàn)。
2. 開(kāi)展基帶信號(hào)處理相關(guān)算法的硬件化實(shí)現(xiàn)與優(yōu)化，支持通信功能的高效穩(wěn)定運(yùn)行。
3. 參與數(shù)字硬件的需求分析、規(guī)格定義及設(shè)計(jì)文檔編寫，確保開(kāi)發(fā)流程規(guī)范可控。
4. 協(xié)同團(tuán)隊(duì)完成FPGA與處理器平臺(tái)的集成調(diào)試，解決系統(tǒng)級(jí)技術(shù)問(wèn)題。
5. 持續(xù)跟蹤基帶技術(shù)發(fā)展，推動(dòng)平臺(tái)性能提升與方案迭代。
任職要求：
1. 具備良好的溝通能力與團(tuán)隊(duì)協(xié)作意識(shí)，能夠高效配合跨職能團(tuán)隊(duì)推進(jìn)項(xiàng)目。
2. 擁有扎實(shí)的數(shù)字電路與信號(hào)處理基礎(chǔ)，熟悉主流硬件開(kāi)發(fā)流程與工具鏈。
3. 具備較強(qiáng)的邏輯思維與問(wèn)題解決能力，能獨(dú)立開(kāi)展技術(shù)攻關(guān)與調(diào)試工作。
4. 具備較強(qiáng)的學(xué)習(xí)能力與技術(shù)鉆研精神，能夠適應(yīng)快速發(fā)展的技術(shù)環(huán)境。
5. 工作認(rèn)真負(fù)責(zé)，具備較強(qiáng)的執(zhí)行力和抗壓能力。