要求：
1、電子/通信/計(jì)算機(jī)等相關(guān)專業(yè)，本科畢業(yè)8年以上，研究生畢業(yè)5年以上；
2、精通Xilinx/Altera公司的主流大規(guī)模FPGA器件；
3、精通Verilog/VHDL硬件描述語言，精通時(shí)序約束、時(shí)序分析、時(shí)序優(yōu)化方法，熟練掌握C/C++等編程語言；
4、精通Vivado/Quartus/Modelsim/Debussy等EDA工具的使用，熟練使用各類片上資源，能夠熟練運(yùn)用工具進(jìn)行高效開發(fā)，快速定位并解決開發(fā)過程中出現(xiàn)的問題；
5、熟悉DDR/LVDS/PCIE/Serdes等高速接口標(biāo)準(zhǔn)及相關(guān)協(xié)議，具有高速ADC/DAC、DDR3/4等應(yīng)用開發(fā)經(jīng)驗(yàn)者優(yōu)先考慮；
6、具備良好的編程習(xí)慣及良好的文檔管理習(xí)慣；
7、具備較強(qiáng)的自學(xué)能力，團(tuán)隊(duì)精神以及抗壓能力；
8，具有高速ASIC芯片驗(yàn)證經(jīng)驗(yàn)的優(yōu)先考慮
工作內(nèi)容：
1、基于Xilinx Virtex/Zynq Ultrascale+系列FPGA開發(fā)；
2、主要負(fù)責(zé)基于FPGA內(nèi)部等控制器的開發(fā)；
3、負(fù)責(zé)產(chǎn)品功能需求分析，配合硬件工程師進(jìn)行器件選型及驗(yàn)證，以及邏輯系統(tǒng)/模塊設(shè)計(jì)、代碼編寫、仿真、調(diào)試和驗(yàn)證；
4、配合軟件工程師進(jìn)行系統(tǒng)調(diào)試，分析、定位、解決問題；
5、根據(jù)公司技術(shù)文檔規(guī)范編寫相應(yīng)的技術(shù)文檔。