崗位職責(zé):
1、負(fù)責(zé)數(shù)字芯片從RTL到GDSII的物理實(shí)現(xiàn),包括邏輯綜合、FloorPlan、CTS、布線優(yōu)化、STA、功耗分析、物理驗(yàn)證等環(huán)節(jié);
2、協(xié)同前端設(shè)計(jì)團(tuán)隊(duì)完成SDC編寫和功能驗(yàn)證,確保芯片性能、面積及功耗(PPA)達(dá)標(biāo);
3、對28nm及以下先進(jìn)工藝節(jié)點(diǎn)(如12nm、7nm等)優(yōu)化設(shè)計(jì)流程,解決SI、IR Drop等復(fù)雜問題;
4、開發(fā)并維護(hù)Tcl/Perl/Python腳本,提升布局布線、數(shù)據(jù)提取、驗(yàn)證等環(huán)節(jié)的自動(dòng)化效率;
5、參與芯片級集成設(shè)計(jì),與DFT、模擬版圖團(tuán)隊(duì)協(xié)作,完成整體版圖規(guī)劃及驗(yàn)證;
6、主導(dǎo)或協(xié)助設(shè)計(jì)文檔編寫,包括設(shè)計(jì)報(bào)告、驗(yàn)證規(guī)范及工藝反饋。
任職要求:
1、微電子、電子工程、計(jì)算機(jī)科學(xué)或相關(guān)專業(yè),碩士及以上學(xué)習(xí),優(yōu)秀者可放寬至本科;
2、年限不限,有過數(shù)字后端設(shè)計(jì)經(jīng)驗(yàn),至少參與過1次成功流片項(xiàng)目,熟悉芯片級集成及模塊級物理設(shè)計(jì),具備復(fù)雜SoC設(shè)計(jì)經(jīng)驗(yàn)(如CPU、GPU、AI芯片)者優(yōu)先;
3、熟悉數(shù)字后端全流程工具鏈(如Synopsys IC Compiler、Cadence Innovus、Calibre等),掌握時(shí)序分析工具PrimeTime,熟悉UPF低功耗設(shè)計(jì)流程及現(xiàn)金工藝設(shè)計(jì)規(guī)則(如FinFET技術(shù)等),熟悉Tcl/Shell腳本編程,具備Perl/Python開發(fā)能力者優(yōu)先;
4、有高速信號通信芯片經(jīng)驗(yàn)、熟悉DFT設(shè)計(jì)(如Scan Chain、MBIST)及測試方案制定者優(yōu)先;
5、綜合素質(zhì):學(xué)習(xí)能力強(qiáng),具備較好的問題分析與解決能力、團(tuán)隊(duì)協(xié)作與溝通能力、責(zé)任心以及抗壓能力。
我們提供:
1、具有競爭力的薪酬,15薪,六險(xiǎn)一金,豐富獎(jiǎng)金、彈性工時(shí)
2、對于職場新手,有行業(yè)內(nèi)受認(rèn)可的資深專家一對一帶
3、與業(yè)內(nèi)資深團(tuán)隊(duì)共事,參與前沿技術(shù)項(xiàng)目
4、友善、積極、人文化的工作氛圍和領(lǐng)導(dǎo)風(fēng)格
5、前沿賽道,廣闊的職業(yè)發(fā)展前景