崗位內(nèi)容：
1.負(fù)責(zé)SiP架構(gòu)規(guī)劃:負(fù)責(zé)多芯片整體布局規(guī)劃，負(fù)責(zé)系統(tǒng)級(jí)封裝方案制訂。
2.負(fù)責(zé)先進(jìn)封裝設(shè)計(jì):負(fù)責(zé)先進(jìn)封裝基板布局設(shè)計(jì)，負(fù)責(zé)電源完整性和信號(hào)完整性設(shè)計(jì)，負(fù)責(zé)高速信號(hào)互連設(shè)計(jì)。
3.負(fù)責(zé)SiP測(cè)試驗(yàn)證:負(fù)責(zé)SiP測(cè)試驗(yàn)證和技術(shù)狀態(tài)確定。
任職要求：
1. 具備碩士及以上學(xué)歷，電子工程、微電子等相關(guān)專業(yè)背景。
2. 熟練掌握數(shù)字/模擬電路封裝設(shè)計(jì)方法，熟悉常見(jiàn)EDA工具的使用，比如Cadence，altium designer，Ansys SIwave等。
3. 熟悉主流2.5D/3D先進(jìn)封裝技術(shù)和設(shè)計(jì)約束。
4. 具備較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)和溝通能力，有較強(qiáng)的自我學(xué)習(xí)、解決問(wèn)題能力。
5. 3年以上經(jīng)驗(yàn)，擁有至少2個(gè)以上完整的2.5D/3D Chiplet或SiP項(xiàng)目的成功流片經(jīng)驗(yàn)，并承擔(dān)核心職責(zé)。
6. 有FPGA/GPU/AI、ADC、DAC封裝集成經(jīng)驗(yàn)者優(yōu)先。