崗位職責(zé)：
1、 負(fù)責(zé)反無人機系統(tǒng)（包括射頻前端、高速信號處理、電源管理、嵌入式控制系統(tǒng)等）的硬件方案設(shè)計、電路設(shè)計、PCB布局布線檢視及單板調(diào)試。
2、 牽頭硬件技術(shù)選型與供應(yīng)鏈資源整合，確保核心器件（如FPGA、DDR）的可靠性及成本可控
3、 獨立負(fù)責(zé)硬件開發(fā)全流程，從硬件預(yù)研、方案設(shè)計、樣機試制到測試驗證、量產(chǎn)導(dǎo)入。
4、 與FPGA、軟件、結(jié)構(gòu)團隊緊密協(xié)作，確保硬件平臺滿足系統(tǒng)性能指標(biāo)。解決硬件開發(fā)中的各種相關(guān)問題。
5、 和硬件測試部一起制定硬件測試方案，完成EMC、環(huán)境適應(yīng)性、可靠性等認(rèn)證測試，并輸出規(guī)范化技術(shù)文檔。
6、 跟蹤行業(yè)前沿技術(shù)（如AI加速硬件），推動硬件技術(shù)迭代與專利布局。
崗位要求：
1、 本科及以上學(xué)歷，電子工程、通信工程等相關(guān)專業(yè)，1年以上硬件開發(fā)經(jīng)驗，有國防電子、雷達、通信等項目經(jīng)驗者優(yōu)先。
2、 具備電源管理、高速數(shù)字電路、嵌入式系統(tǒng)至少兩個領(lǐng)域的深度實踐經(jīng)驗。
3、 電路設(shè)計能力：精通數(shù)字電路設(shè)計，熟練使用Cadence、Altium Designer等工具；具備高速電路（SerDes、DDR）設(shè)計經(jīng)驗。
4、 信號處理硬件實現(xiàn)經(jīng)驗：熟悉FPGA（Xilinx/Intel）開發(fā)流程，有AI硬件加速經(jīng)驗者優(yōu)先。
5、 測試與問題解決能力：熟練使用信號源、高速示波器等儀器，能獨立完成硬件調(diào)試與故障定位。