核心職責(zé)?
1、系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)?
①負(fù)責(zé)雷達(dá)信號(hào)處理系統(tǒng)的FPGA架構(gòu)設(shè)計(jì)、邏輯開(kāi)發(fā)及算法移植,包括數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)檢測(cè)(MTD)等模塊的優(yōu)化實(shí)現(xiàn)?;
②主導(dǎo)Matlab/Simulink算法仿真與驗(yàn)證,完成資源評(píng)估及FPGA硬件適配,確保實(shí)時(shí)性與低功耗需求?。
2?、接口與通信開(kāi)發(fā)?
①設(shè)計(jì)高速數(shù)據(jù)接口(如JESD204B、DDR3/DDR4、RapidIO)及FPGA與DSP間的實(shí)時(shí)通信協(xié)議,支持雷達(dá)系統(tǒng)多模塊協(xié)同工作?12;
②解決硬件電路與邏輯設(shè)計(jì)的時(shí)序沖突,優(yōu)化信號(hào)完整性和系統(tǒng)穩(wěn)定性?34。
?③文檔與測(cè)試支持?
④編寫(xiě)FPGA設(shè)計(jì)文檔(接口定義、測(cè)試方案、時(shí)序報(bào)告)及算法實(shí)現(xiàn)說(shuō)明,參與系統(tǒng)聯(lián)調(diào)聯(lián)試?;
⑤支持外場(chǎng)試驗(yàn),分析雷達(dá)數(shù)據(jù)并優(yōu)化算法參數(shù),提升目標(biāo)檢測(cè)與跟蹤精度?
3、技術(shù)攻關(guān)與維護(hù)?
①針對(duì)雷達(dá)對(duì)抗、電子偵察等場(chǎng)景開(kāi)發(fā)干擾抑制算法,優(yōu)化FPGA資源占用率及處理延遲?;
②協(xié)助硬件團(tuán)隊(duì)完成電路調(diào)試,提供FPGA固件升級(jí)及故障排查支持?。
1?:專業(yè)技能?:
精通Verilog,熟練使用Vivado、Modelsim、matlab等工具鏈?;
熟悉雷達(dá)信號(hào)處理理論(如CFAR檢測(cè)、PDW參數(shù)測(cè)量)及數(shù)字通信系統(tǒng)鏈路仿真?;
具備星載設(shè)備開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先。
做過(guò)DAC ADC 高速接口的。
2?:協(xié)作要求?:
能獨(dú)立完成算法到硬件的全流程開(kāi)發(fā),并與軟硬件團(tuán)隊(duì)高效協(xié)作?