工作職責(zé)
1. 主導(dǎo)光電/磁編碼器/電感編碼器核心算法的FPGA落地，負(fù)責(zé)正余弦信號(hào)ADC采集、高精度位置解算、信號(hào)歸一化及零漂/溫漂/非線性補(bǔ)償?shù)冗壿嬮_發(fā)，完成從方案設(shè)計(jì)到Verilog/VHDL編碼、編譯調(diào)試與功能驗(yàn)證的全流程工作。
2. 負(fù)責(zé)編碼器數(shù)據(jù)模型的建立與優(yōu)化，完成濾波降噪、角度解算、誤差補(bǔ)償?shù)葦?shù)學(xué)模型的設(shè)計(jì)與仿真驗(yàn)證，確保滿足工業(yè)級(jí)≤0.005°高精度與強(qiáng)實(shí)時(shí)性要求。
3. 規(guī)劃并優(yōu)化編碼器FPGA邏輯架構(gòu)，按產(chǎn)品規(guī)格開發(fā)底層驅(qū)動(dòng)，輸出標(biāo)準(zhǔn)化設(shè)計(jì)文檔、測(cè)試報(bào)告及版本迭代記錄，保障代碼的可復(fù)用性與可維護(hù)性。
4. 完成FPGA邏輯仿真（Modelsim）、板級(jí)驗(yàn)證、時(shí)序分析與優(yōu)化，解決高速采樣（≥1MSps）、高精度場(chǎng)景下的穩(wěn)定性與EMC問題，滿足IP65+、-40℃~105℃工業(yè)級(jí)標(biāo)準(zhǔn)。
5. 配合硬件、DSP/MCU工程師完成RS485、CAN、EtherCAT/Profinet等接口聯(lián)調(diào)，將FPGA算法與數(shù)據(jù)模型高效移植適配到TI C2000、STM32H7等平臺(tái)，完成跨平臺(tái)驗(yàn)證與性能優(yōu)化。
6. 跟蹤FPGA、信號(hào)處理、MCU/DSP前沿技術(shù)，參與新產(chǎn)品預(yù)研與技術(shù)攻關(guān)，負(fù)責(zé)FPGA平臺(tái)選型、性能評(píng)估與方案落地。
任職要求
1. 本科及以上學(xué)歷，電子、自動(dòng)化、計(jì)算機(jī)等相關(guān)專業(yè)，具備扎實(shí)的數(shù)字電路與信號(hào)處理基礎(chǔ)。
2. 精通Verilog/VHDL硬件描述語言，熟練使用Modelsim等仿真工具，具備1-3年以上FPGA邏輯開發(fā)經(jīng)驗(yàn)。
3. 掌握編碼器核心算法（如正余弦信號(hào)處理、高精度位置解算、誤差補(bǔ)償），有工業(yè)級(jí)編碼器FPGA開發(fā)經(jīng)驗(yàn)者優(yōu)先。
4. 熟悉高速ADC采樣（≥1MSps）、時(shí)序分析與優(yōu)化，能解決工業(yè)環(huán)境下的EMC、溫度適應(yīng)性等穩(wěn)定性問題。
5. 具備跨平臺(tái)移植經(jīng)驗(yàn)，熟悉TI C2000、STM32H7等MCU/DSP平臺(tái)，能完成FPGA與MCU/DSP的接口聯(lián)調(diào)。
6. 了解RS485、CAN、EtherCAT/Profinet等工業(yè)通信協(xié)議，具備硬件協(xié)同開發(fā)能力。
7. 具備良好的文檔撰寫能力，能輸出規(guī)范的設(shè)計(jì)文檔、測(cè)試報(bào)告，有較強(qiáng)的問題分析與解決能力。