崗位職責(zé)：
1、負責(zé)硬件（FPGA/ASIC）的業(yè)界調(diào)研及競爭力分析工作，跟蹤業(yè)界最前沿FPGA和數(shù)字系統(tǒng)技術(shù)，負責(zé)架構(gòu)方案、RTL代碼設(shè)計及驗證工作；
2、負責(zé)超大型設(shè)備硬件系統(tǒng)的FPGA/ASIC創(chuàng)新設(shè)計，聚焦處理器、內(nèi)存、網(wǎng)絡(luò)、AI等硬件架構(gòu)創(chuàng)新，完成原型開發(fā)和驗證；
3、承擔邏輯模塊的方案設(shè)計、器件選型、詳細設(shè)計、代碼編程和上板調(diào)測，實現(xiàn)計算核、cache、內(nèi)存控制器、各類算法、各類高速接口協(xié)議的邏輯產(chǎn)品交付；
4、承擔FPGA/ASIC各類通用模塊的平臺化設(shè)計和優(yōu)化，負責(zé)自研芯片技術(shù)原型和FPGA驗證平臺的構(gòu)建和維護。
崗位要求：
1、計算機、通信工程、電子工程、自動化等相關(guān)專業(yè)；
2、熟悉邏輯器件特性，熟悉常用協(xié)議（XAUI、Interlaken、OAM、SDH、PCIE等）；
3、有扎實的數(shù)電功底，能夠設(shè)計分析硬件描述代碼，了解高速設(shè)計、仿真方法學(xué)等高端邏輯技術(shù)；
4、熟悉邏輯電路綜合、編譯、仿真工具，掌握邏輯開發(fā)基本知識，如代碼規(guī)范、工作環(huán)境和工具、典型電路如異步、狀態(tài)機、FIFO、時鐘復(fù)位、memory、緩存管理等。