base深圳/武漢可自選
工作職責(zé):
1.主導(dǎo)芯片級或跨系統(tǒng)的模擬及數(shù)模混合信號架構(gòu)設(shè)計。能夠進(jìn)行技術(shù)前瞻性布局,定義關(guān)鍵IP的技術(shù)規(guī)格,并解決設(shè)計中出現(xiàn)的系統(tǒng)性難題(如噪聲、串?dāng)_、可靠性等)
2.指導(dǎo)版圖工程師完成版圖設(shè)計,確保版圖實現(xiàn)符合電路設(shè)計的要求,并對最終性能負(fù)責(zé)。能夠?qū)Π鎴D規(guī)劃(如匹配、隔離、寄生效應(yīng))提出專業(yè)要求
3.負(fù)責(zé)或深度參與制定測試方案,協(xié)助進(jìn)行芯片調(diào)試、性能評估和故障分析,直至產(chǎn)品成功量產(chǎn)。能夠分析并解決產(chǎn)品在應(yīng)用中出現(xiàn)的問題
4.編寫高質(zhì)量的設(shè)計文檔、測試報告和技術(shù)總結(jié),保證技術(shù)工作的連續(xù)性和規(guī)范性。積極參與技術(shù)評審,并承擔(dān)指導(dǎo)培養(yǎng)初級工程師的責(zé)任,提升團(tuán)隊整體能力
任職要求:
1.本科及以上學(xué)歷,微電子、集成電路、電子工程等相關(guān)專業(yè)
2.5年以上經(jīng)驗,有主導(dǎo)復(fù)雜IP或SoC中模擬部分成功流片的紀(jì)錄
3.深厚的模擬電路基礎(chǔ),熟悉CMOS/BICMOS/BCD等工藝及器件物理。精通至少一類關(guān)鍵電路設(shè)計。對系統(tǒng)級設(shè)計(如信號鏈、電源鏈)有深刻理解,能預(yù)見并解決跨領(lǐng)域技術(shù)挑戰(zhàn)
4.熟練使用Cadence Virtuoso、Spectre、HSPICE等主流EDA工具。具備一定的腳本能力(如Python、Matlab)用于設(shè)計自動化或建模,提升效率
5.出色的分析解決問題能力、責(zé)任心、團(tuán)隊協(xié)作和溝通能力,具備技術(shù)規(guī)劃、決策和影響力,能夠清晰闡述技術(shù)方案并推動跨團(tuán)隊合作