負(fù)責(zé)視覺芯片的SoC架構(gòu)設(shè)計(jì)和驗(yàn)證。職責(zé)包括如下:
1.根據(jù)需求參與定義芯片規(guī)格和SoC架構(gòu)、負(fù)責(zé)總線設(shè)計(jì)及外設(shè)集成工作。
2.負(fù)責(zé)SoC模塊和子系統(tǒng)的IP選型。
3.負(fù)責(zé)SoC的clock/reset、電源/安全/低功耗等模塊的架構(gòu)和RTL設(shè)計(jì)。
4.負(fù)責(zé)模塊/子系統(tǒng)的性能、功耗、面積、時(shí)序的分析評(píng)估和優(yōu)化。
5.深度參與SoC模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證。
撰寫設(shè)計(jì)規(guī)格、方案、報(bào)告等文檔
要求:
1.計(jì)算機(jī)、微電子、電子、通信等相關(guān)專業(yè)碩士及以上學(xué)歷?,5年及以上芯片設(shè)計(jì)或者SoC集成經(jīng)驗(yàn)。
2.有完整的SoC設(shè)計(jì)開發(fā)流程及成功流片經(jīng)驗(yàn),有在先進(jìn)工藝下大算力芯片成功量產(chǎn)的經(jīng)驗(yàn)優(yōu)先;
3.熟悉主流芯片架構(gòu)以及芯片的clock/reset結(jié)構(gòu), 熟悉ARM架構(gòu)/熟悉AXI總線或NOC/DDR,了解ISP/Codec/NPU等核心業(yè)務(wù)IP。
4.深入理解芯片開發(fā)流程,熟練掌握使用前端開發(fā)和驗(yàn)證EDA工具,具備從需求分析到芯片交付的全流程能力優(yōu)先。
5.具備優(yōu)秀的溝通協(xié)調(diào)能力和技術(shù)攻關(guān)能力,優(yōu)秀的團(tuán)隊(duì)合作精神。