工作內(nèi)容:
1、參與產(chǎn)品可行性分析階段的工藝評估、方案論證;
2、負責(zé)電路和子系統(tǒng)的設(shè)計、仿真分析、驗證及優(yōu)化、電路冗余設(shè)計等,同時撰寫相關(guān)的設(shè)計文檔、測試/可靠性試驗需求文檔等;
3、指導(dǎo)版圖設(shè)計工程師完成版圖設(shè)計,確保版圖設(shè)計符合電路設(shè)計要求;
4、指導(dǎo)封裝工程師一起完成芯片封裝的設(shè)計以及相關(guān)仿真驗證(熱、機械應(yīng)力等),指導(dǎo)測試工程師完成芯片性能的調(diào)試和測試,指導(dǎo)可靠性工程師進行相關(guān)可靠性試驗(ESD/HTOL);
5、協(xié)助封裝/測試/可靠性工程師完成相關(guān)規(guī)范的撰寫、標(biāo)準(zhǔn)的對齊、圖紙的確認等;
6、完成領(lǐng)導(dǎo)交辦的各項任務(wù)。
任職資格:
1、碩士及以上學(xué)歷,微電子學(xué)與固體電子學(xué)、集成電路設(shè)計、電路與系統(tǒng)、電子科學(xué)與技術(shù)等專業(yè),具備2年以上工作經(jīng)驗;
2、熟悉半導(dǎo)體器件物理、模擬集成電路設(shè)計、信號與系統(tǒng)、數(shù)字集成電路設(shè)計等基礎(chǔ)理論知識;
3、掌握Cadence virtuoso、matlab等軟件,熟悉各類專業(yè)文檔撰寫;
4、具備硅基數(shù)模混合芯片設(shè)計相關(guān)項目經(jīng)驗,熟悉子模塊以及系統(tǒng)的設(shè)計開發(fā)流程,能夠獨立完成電路仿真、電磁場仿真;
5、具有CMOS、BiCMOS任意一個工藝的集成電路開發(fā)經(jīng)驗并有至少一款產(chǎn)品量產(chǎn)經(jīng)驗;
6、具有高速高精度ADC/DAC任意一個方向經(jīng)驗優(yōu)先考慮;
7、了解各種常用測試儀器的原理和基本操作,如信號源、示波器、頻譜分析儀等;
8、務(wù)實、細致、沉穩(wěn),思路清晰、計劃性強,有創(chuàng)新意識和良好的溝通協(xié)調(diào)能力。