国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

400-885-9898
更新于 9月25日
智聯(lián)APPAPP
舉報

FPGA 軟件高級工程師

1.1-2.2萬
  • 洛陽澗西區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招2人

職位描述

VHDLVerilog HDL
崗位職責：
1、負責 FPGA 硬件描述語言（Verilog/VHDL）軟件開發(fā)及算法實現(xiàn)；
2、參與 FPGA 系統(tǒng)調試，協(xié)助定位代碼問題，配合硬件團隊完成單板及系統(tǒng)聯(lián)調；
3、 撰寫并維護項目文檔，負責 FPGA 代碼及工程的迭代優(yōu)化。
任職要求：
1、本科及以上學歷，計算機、數(shù)學、通訊等相關專業(yè)；
2、熟悉 Xilinx 系列 FPGA 開發(fā)流程，熟練使用 Verilog/VHDL 進行邏輯設計；
3、具備 2 年以上 FPGA 軟件開發(fā)經驗，有檢波、濾波、波形重構等算法開發(fā)經驗者優(yōu)先；
4、熟悉 FPGA 時序約束、IP 核集成及系統(tǒng)級調試方法；
5、較強的問題分析能力、自學能力及團隊協(xié)作能力，良好的文檔與溝通能力。

工作地點

洛陽澗西區(qū)國宏科創(chuàng)產業(yè)社區(qū)

職位發(fā)布者

謝露露/人事經理

三日內活躍
立即溝通