崗位職責(zé):
1、主導(dǎo)芯片 / 模塊驗(yàn)證方案設(shè)計(jì),輸出驗(yàn)證計(jì)劃,搭建基于 UVM/SystemVerilog 的可復(fù)用驗(yàn)證環(huán)境;
2、開(kāi)發(fā)驗(yàn)證用例,執(zhí)行仿真與回歸測(cè)試,定位設(shè)計(jì)缺陷,推動(dòng) Bug 閉環(huán);
3、分析功能 / 代碼 / 斷言覆蓋率,制定收斂策略,確保驗(yàn)證充分性;
沉淀驗(yàn)證資產(chǎn)(組件庫(kù)、腳本工具),跟蹤前沿驗(yàn)證技術(shù)(如形式化、Emulation),并協(xié)同設(shè)計(jì) / 后端等團(tuán)隊(duì)推進(jìn)項(xiàng)目。
任職要求:
1、本科及以上學(xué)歷,EE / 微電子 / 計(jì)算機(jī)工程相關(guān)專業(yè),
2、5 年以上數(shù)字芯片驗(yàn)證經(jīng)驗(yàn)(有 SoC/CPU/GPU/AI 芯片經(jīng)驗(yàn)優(yōu)先);
3、精通 SystemVerilog 與 UVM 驗(yàn)證方法學(xué),熟悉 AXI/PCIe/DDR 等總線協(xié)議,理解數(shù)字電路與芯片架構(gòu);
4、熟練使用 VCS/Xcelium 仿真工具、Verdi 調(diào)試工具及覆蓋率分析工具;
5、具備復(fù)雜問(wèn)題定位能力與跨團(tuán)隊(duì)協(xié)作能力,責(zé)任心強(qiáng)。