国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

更新于 3月27日

FPGA工程師(J10030)

1.5-3萬·16薪
  • 蘇州虎丘區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDL
崗位職責:
1、通過SPI/I2C接口采集DAC數(shù)據(jù),進行數(shù)據(jù)緩存和處理,并通過并行接口傳輸給上位機;
2、上位機發(fā)送指令和數(shù)據(jù)給FPGA,F(xiàn)PGA做出數(shù)據(jù)處理和時序控制,輸出符合時序要求的信號;
3、配合硬件/軟件工程師調(diào)試的硬件/軟件功能;
4、按照項目要求在規(guī)定時間內(nèi)完成工作,及時報告項目進展和風(fēng)險,積極解決項目中的技術(shù)問題和挑戰(zhàn);
5、維護和修復(fù)FPGA版本,確保系統(tǒng)穩(wěn)定性和性能優(yōu)化;
6、編寫和維護固件開發(fā)相關(guān)的技術(shù)文檔,確保項目文檔的準確性和完整性。
任職要求:
1、電子相關(guān)專業(yè)本科以上學(xué)歷,2年以上FPGA/ASIC開發(fā)經(jīng)驗。
2、熟悉 FPGA 設(shè)計流程和工具,如Vivado;
3、熟悉verilog語言,熟練使用FIFO、RAM、DDR進行數(shù)據(jù)的讀寫;
4、掌握SPI、并行總線、IIC等接口協(xié)議和時序;
5、熟練掌握跨時鐘域的信號處理方法;
6、有PCIE、MIPI、LVDS接口設(shè)計經(jīng)驗者優(yōu)先;
7、具有扎實的數(shù)字電路設(shè)計、數(shù)據(jù)處理和時序控制經(jīng)驗。

工作地點

虎丘區(qū)悅芯科技股份有限公司蘇州辦公室蘇化科技園10棟

職位發(fā)布者

周華先/HR

今日活躍
立即溝通
公司Logo悅芯科技股份有限公司
悅芯科技成立于2017年2月,專注研發(fā)、生產(chǎn)、銷售各類大規(guī)模集成電路測試設(shè)備,公司深耕中國,面向全球,為躋身全球優(yōu)秀ATE供應(yīng)商行列、成為國際知名集成電路測試方案提供商而竭力前行。公司于2017年開發(fā)的SOC測試設(shè)備T800和2019年開發(fā)的存儲器測試設(shè)備TM8000填補了國產(chǎn)高端集成電路自動化測試設(shè)備領(lǐng)域的空白。2019年,性能達到行業(yè)先進水平的模擬測試板卡(多路多模)也成功地推向市場;公司還會基于現(xiàn)有SOC測試系統(tǒng)、Memory測試系統(tǒng)兩大基礎(chǔ)測試平臺陸續(xù)推出CIS測試系統(tǒng)、SLCT測試系統(tǒng)等系列化設(shè)備,覆蓋更多芯片產(chǎn)品應(yīng)用市場;”為中國而生,為世界測試”是悅芯科技成長前進的原動力,在技術(shù)研發(fā)方面不斷迭代創(chuàng)新突破,產(chǎn)品質(zhì)量持續(xù)精益求精,服務(wù)模式超值靈活;為廣大集成電路設(shè)計、生產(chǎn)制造企業(yè),為眾多產(chǎn)品研發(fā)機構(gòu)、專業(yè)院校等科研單位提供高質(zhì)量、高性能、創(chuàng)新性的集成電路測試方案。
公司主頁