主導(dǎo)硬件平臺(tái)選型（如國產(chǎn)飛騰/龍芯+FPGA + AD/DA）；

設(shè)計(jì)電源、時(shí)鐘、高速信號(hào)（SerDes、PCIe、SRIO）分配方案；
制定抗干擾、散熱、三防（防潮、防霉、防鹽霧）策略。
3. 關(guān)鍵技術(shù)攻關(guān)
解決高速PCB SI/PI問題（阻抗匹配、串?dāng)_、電源噪聲）；
主導(dǎo)EMC整改（輻射/傳導(dǎo)超標(biāo)）、環(huán)境試驗(yàn)（高低溫、振動(dòng)、沖擊）；
推進(jìn)國產(chǎn)化替代（元器件選型、兼容性驗(yàn)證）。
4. 跨專業(yè)協(xié)同與驗(yàn)證
組織硬件-軟件聯(lián)調(diào)（驅(qū)動(dòng)適配、FPGA邏輯協(xié)同）；
主持HALT/HASS試驗(yàn)、鑒定試驗(yàn)（GJB 150A、GJB 151B）；
支撐外場(chǎng)聯(lián)試，快速定位并歸零硬件相關(guān)故障。
5. 文檔與合規(guī)
編寫《硬件設(shè)計(jì)方案》《FMEA報(bào)告》《鑒定試驗(yàn)大綱》；
確保設(shè)計(jì)符合JG保密、質(zhì)量體系（如GJB 9001C）要求；
管理技術(shù)狀態(tài)（圖紙、BOM、版本受控）。
任職要求
1.基本條件
學(xué)歷專業(yè)：本科及以上，電子工程、通信工程、自動(dòng)化、測(cè)控技術(shù)等相關(guān)專業(yè)；
工作經(jīng)驗(yàn)：5年以上JG/航空航天/高可靠硬件開發(fā)經(jīng)驗(yàn)，有完整型號(hào)經(jīng)歷者優(yōu)先；
職稱：工程師及以上（高級(jí)工程師優(yōu)先）。
2.硬性技能要求
硬件設(shè)計(jì)：
精通高速數(shù)字電路（DDR4、PCIe Gen3/4、10G以太網(wǎng)）；
熟悉模擬/射頻電路（LNA、混頻器、ADC/DAC、時(shí)鐘抖動(dòng)）；
掌握電源完整性設(shè)計(jì)（多路DC-DC、LDO、浪涌抑制）。
工具鏈：
熟練使用Cadence Allegro/CAD；

熟悉示波器、頻譜儀、網(wǎng)絡(luò)分析儀操作。
標(biāo)準(zhǔn)與規(guī)范：
熟悉GJB 150A（環(huán)境試驗(yàn)）、GJB 151B（EMC）、GJB 367A（通用規(guī)范）；
了解GJB元器件選用目錄（QML、QPL）。
3.項(xiàng)目經(jīng)驗(yàn)（滿足至少2項(xiàng)）
參與過J用通信設(shè)備、數(shù)據(jù)鏈終端、雷達(dá)信號(hào)處理機(jī)、光電吊艙等硬件開發(fā)；
主導(dǎo)過國產(chǎn)化平臺(tái)（飛騰/龍芯+麒麟OS+FPGA）硬件設(shè)計(jì)；
有通過J檢驗(yàn)收或定型的硬件產(chǎn)品交付經(jīng)驗(yàn)；
熟悉六性設(shè)計(jì)（可靠性、維修性、保障性、測(cè)試性、安全性、環(huán)境適應(yīng)性）。
4.軟素質(zhì)
溝通能力：能與總體所、J代表、生產(chǎn)廠高效對(duì)接；
抗壓能力：適應(yīng)外場(chǎng)聯(lián)試、緊急歸零等高壓場(chǎng)景；
保密意識(shí)：通過政審，嚴(yán)格遵守JG保密制度。