崗位職責:
1、研究開發(fā)大規(guī)模AI、張量計算加速IP核心。
2、開發(fā)AI、張量計算加速核心的功能模型并進行性能評估。
3、開發(fā)神經(jīng)網(wǎng)絡(luò)模型、張量計算模型的加速核心硬件編譯器
4、采用FPGA開發(fā)、驗證AI、張量計算加速IP核心
任職要求:
1、研究生及以上學(xué)歷,計算機科學(xué)、電子工程、微電子等相關(guān)專業(yè)。
2、精通計算機體系結(jié)構(gòu),熟悉CPU/GPU/NPU/DSP/FPGA任意一種構(gòu)架。
3、具備深厚的處理器、加速器IP功能模型、時鐘精確模型開發(fā)和評估經(jīng)驗。
4、熟練掌握SystemVerilog, Verilog/VHDL,SystemC,TLM,Python, C/C++等工具
5、 對UVM,大規(guī)模數(shù)字電路驗證有理解者優(yōu)先。