崗位職責:
1、參與系統(tǒng)方案討論,配合開展相關項目前期論證。
2、配合系統(tǒng)方案論證、設計方案、產品規(guī)范、測試報告等文檔的編寫。
3、負責相關算法的功能、性能評估并完成相關報告。
4、負責代碼編寫(FPGA或DSP)調試、驗證。
5、分析并解決項目開發(fā)過程中的技術問題,配合完成核心技術攻關。
6、配合完成集成調試、整機聯(lián)試、總體聯(lián)調等相關工作。
任職要求:
1、電子、通信、信號處理等相關專業(yè)研究生學歷,至少3年以上實際工作經驗,能夠熟練閱讀和理解英文技術文獻。
2、具有通信相關的項目經驗優(yōu)先;航天、jg院所工作背景優(yōu)先。
3、熟練掌握Verilog/VHDL語言;熟練使用Matlab編程和C語言編程。
4、具備扎實的通信和數字信號處理理論基礎;具有優(yōu)良的代碼風格和良好的編程習慣。
5、具有較強的團隊意識,能夠積極主動地完成相關工作;
6、身體健康,性格開朗,善于溝通,能夠適應出差。有較強的責任心、質量意識和職業(yè)操守。
【你想要的我們都有】
五險一金、雙休、法定節(jié)假日、年度不定期調薪(取決于你的努力程度)、各種福利禮金禮品、公司內部專業(yè)健身房、舒適辦公環(huán)境、內外部專業(yè)知識培訓.、不定期團建、不定期聚餐、不定期下午茶(花式零食投喂)。。。
博士后、博士領銜技術團隊,領導nice,工作關系簡單和諧、工作氛圍輕松友好
來吧,和低調、靠譜的大牛們共事,我們一直在等你!
職位福利:大牛帶隊、周末雙休、不定期團建、帶薪年假、節(jié)日福利
職位亮點:穩(wěn)定、發(fā)展快