崗位職責:
1. 能獨立完成FPGA的方案設計、邏輯設計、模塊設計、代碼編寫及仿真、系統(tǒng)調試;
2、獨立編寫設計文檔、方案文檔、開發(fā)文檔、測試大綱、質量記錄等相關項目文檔;
3、完成板級軟硬件平臺適配調試工作(外部自定義接口、外部高速總線、網口、存儲、AD/DA等)
4、配合軟、硬件設計人員完成相關任務目標;
5、完成領導交辦的其它工作。
任職要求:
1、通信、計算機、自動化、電子等專業(yè),本科以上學歷(接受有大賽獲獎及相關崗位實習經驗的優(yōu)秀應屆生);具有一定的數字信號處理基礎理論知識。
2、有三年Altera/Xilinx系列FPGA芯片開發(fā)經驗,熟練使用Verilog/VHDL進行設計,熟練使用Vivado、Quartus II和ISE等設計工具,熟練使用Modelsim等仿真工具進行仿真和驗證。有Zynq平臺項目開發(fā)經驗者優(yōu)先;
3、具有各類高速、低速接口設計開發(fā)經驗。包括串口、I2C、SPI、AXI、PCIE、SRIO、千兆網、光纖萬兆網等接口;
4、熟悉網絡相關協議,具備TCP/IP,UDP等開發(fā)經驗;
5、具有良好的編碼習慣;較強的學習能力、邏輯思維能力。
6、具有良好的理解能力及英語閱讀能力;
7、具有良好的團隊精神和溝通能力,能夠積極主動地完成相關工作;抗壓力強。
8、熟練使用相關調試設備,如萬用表、示波器、頻譜儀、波形發(fā)生器等。
9、具有通信、雷達或電子對抗相關工作經驗,航天、JG院所工作背景優(yōu)先。
【你想要的我們都有】
五險一金、雙休、法定節(jié)假日、年度不定期調薪(取決于你的努力程度)、各種福利禮金禮品、公司內部專業(yè)健身房、舒適辦公環(huán)境、內外部專業(yè)知識培訓.、不定期團建、不定期聚餐、不定期下午茶(花式零食投喂)。。。
博士后、博士領銜技術團隊,領導nice,工作關系簡單和諧、工作氛圍輕松友好
來吧,和低調、靠譜的大牛們共事,我們一直在等你!
職位福利:大牛帶隊、周末雙休、不定期團建、帶薪年假、節(jié)日福利
職位亮點:穩(wěn)定、發(fā)展快