工作職責(zé)：
1. 根據(jù)產(chǎn)品規(guī)格書完成數(shù)字模塊的架構(gòu)設(shè)計(jì)，滿足時序、面積、功耗等設(shè)計(jì)要求；
2. 負(fù)責(zé)數(shù)字模塊的設(shè)計(jì)與RTL編碼，使用 EDA 工具完成仿真、綜合等前端流程；
3. 獨(dú)立完成模塊驗(yàn)證工作，包括 RTL 仿真及門級仿真；
4. 與應(yīng)用工程師協(xié)作，搭建 FPGA 驗(yàn)證環(huán)境，并協(xié)助解決 FPGA 驗(yàn)證過程中發(fā)現(xiàn)的問題；
5. 參與芯片調(diào)試（Debug）及 ECO 修改相關(guān)工作；
6. 配合測試工程師完成相關(guān)測試支持工作；
7. 編寫和維護(hù)項(xiàng)目相關(guān)的技術(shù)文檔和設(shè)計(jì)資料。

職位要求：
1. 本科及以上學(xué)歷，電子信息、微電子、集成電路等相關(guān)專業(yè)，2 年及以上數(shù)字 RTL 設(shè)計(jì)、驗(yàn)證經(jīng)驗(yàn)；
2. 熟悉數(shù)字電路設(shè)計(jì)流程，掌握邏輯綜合、時序分析等數(shù)字前端設(shè)計(jì)方法；
3. 能夠獨(dú)立進(jìn)行數(shù)字模塊的仿真與驗(yàn)證，了解 UVM 驗(yàn)證方法者優(yōu)先；
4. 熟練使用 Verilog，掌握 C 語言及常用腳本語言（如 Python / Tcl），熟悉主流 EDA 工具；
5. 具備 FPGA 驗(yàn)證環(huán)境搭建及調(diào)試經(jīng)驗(yàn)；
6. 熟悉常見數(shù)字接口協(xié)議，如 I2C / I3C / SPI 等，有 I3C 接口開發(fā)經(jīng)驗(yàn)者優(yōu)先；
7. 具備良好的溝通能力和技術(shù)文檔編寫能力；
8. 具有良好的團(tuán)隊(duì)合作精神，做事踏實(shí)、責(zé)任心強(qiáng)，樂于學(xué)習(xí)與分享。