崗位職責(zé):
1.負(fù)責(zé)先進(jìn)工藝節(jié)點(diǎn)(28nm及以下)集成電路版圖設(shè)計(jì)、驗(yàn)證與優(yōu)化;
2.參與DRAM或相關(guān)存儲(chǔ)產(chǎn)品的版圖設(shè)計(jì)與開(kāi)發(fā)，確保設(shè)計(jì)符合工藝要求和性能目標(biāo);3.協(xié)助完成版圖相關(guān)的設(shè)計(jì)規(guī)則檢查(DRC)、電氣規(guī)則檢查(ERC)及版圖與電路圖一致性驗(yàn)證(LVS)
4.與電路設(shè)計(jì)團(tuán)隊(duì)緊密合作，完成版圖布局規(guī)劃、匹配設(shè)計(jì)、功耗與信號(hào)完整性?xún)?yōu)化;5.持續(xù)跟蹤先進(jìn)工藝與版圖設(shè)計(jì)技術(shù)發(fā)展趨勢(shì)，推動(dòng)設(shè)計(jì)流程與方法優(yōu)化。
任職要求:
1.本科及以上學(xué)歷，微電子、集成電路、電子工程等相關(guān)專(zhuān)業(yè);
2.具備扎實(shí)的版圖設(shè)計(jì)專(zhuān)業(yè)知識(shí)，熟悉先進(jìn)工藝(28nm及以下)設(shè)計(jì)規(guī)則與流程;3.具有DRAM或存儲(chǔ)類(lèi)產(chǎn)品版圖設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
4.熟練掌握Cadence Virtuoso、Calibre等EDA工具;
5.具備良好的團(tuán)隊(duì)協(xié)作能力、溝通能力和問(wèn)題解決能力，工作細(xì)致認(rèn)真