任職要求:
1. 學(xué)歷要求:碩士及以上學(xué)歷,電子、通信、計(jì)算機(jī)、集成電路等相關(guān)專業(yè)。
2. 工作經(jīng)驗(yàn):具有 5~8 年數(shù)字電路中端實(shí)現(xiàn)相關(guān)工作經(jīng)驗(yàn)。
3. 專業(yè)技能
1)熟練掌握 DC 工具進(jìn)行邏輯綜合,能夠根據(jù)設(shè)計(jì)要求進(jìn)行合理的約束設(shè)置和優(yōu)化策略制定。
2)精通 PT 工具進(jìn)行靜態(tài)時(shí)序分析,熟悉時(shí)序路徑分析、時(shí)序優(yōu)化和收斂、功耗分析等技術(shù)。
3)具備豐富的 DFT 設(shè)計(jì)經(jīng)驗(yàn),熟悉MBIST、SCAN(Stuck-at和At-speed)、ATPG等技術(shù)。
4)掌握 Formal 驗(yàn)證工具的使用,能夠進(jìn)行等價(jià)性檢查、屬性驗(yàn)證等形式驗(yàn)證工作。
5)熟悉 Verilog 或 VHDL 硬件描述語言,能夠閱讀和理解 RTL 代碼。
6)熟悉ECO流程,包括Tapeout前和Tapeout后。
7)了解數(shù)字后端物理設(shè)計(jì)流程,如布局布線、電源規(guī)劃等。
8)精通Linux shell、Tcl、Perl/Python等常用腳本語言
9)具有完整的Chip Signoff經(jīng)驗(yàn)。
10)具有22nm及以下工藝的項(xiàng)目經(jīng)驗(yàn)
4. 能力要求
1)具備良好的問題解決能力和邏輯思維能力,能夠獨(dú)立分析和解決復(fù)雜的技術(shù)問題。
2)具有較強(qiáng)的團(tuán)隊(duì)協(xié)作精神和溝通能力,能夠與不同團(tuán)隊(duì)有效合作。
3)具備較強(qiáng)的學(xué)習(xí)能力和適應(yīng)能力,能夠快速掌握新的技術(shù)和工具。
4)工作認(rèn)真負(fù)責(zé),有良好的時(shí)間管理能力和項(xiàng)目管理能力,能夠按時(shí)完成工作任務(wù)
崗位職責(zé):
1. 負(fù)責(zé)數(shù)字電路的邏輯綜合工作。運(yùn)用 DC(Design Compiler)工具進(jìn)行綜合優(yōu)化,確保設(shè)計(jì)滿足時(shí)序、面積和功耗要求。
2. 運(yùn)用 PT(PrimeTime)工具進(jìn)行靜態(tài)時(shí)序分析。及時(shí)發(fā)現(xiàn)和解決時(shí)序問題,保證設(shè)計(jì)的時(shí)序收斂。
3. 進(jìn)行 DFT(Design For Testability)設(shè)計(jì)。包括MBIST設(shè)計(jì)、掃描鏈插入、ATPG(Pattern生成和仿真)等,提高芯片的可測(cè)試性。
4. 使用 Formal 工具進(jìn)行形式驗(yàn)證,確保設(shè)計(jì)的功能正確性。與設(shè)計(jì)團(tuán)隊(duì)緊密合作,解決驗(yàn)證過程中發(fā)現(xiàn)的問題。
5. 與前端設(shè)計(jì)團(tuán)隊(duì)、后端物理設(shè)計(jì)團(tuán)隊(duì)以及驗(yàn)證團(tuán)隊(duì)密切協(xié)作,共同推進(jìn)項(xiàng)目的順利進(jìn)行。
6. 對(duì)設(shè)計(jì)過程中的問題進(jìn)行深入分析和總結(jié),提出有效的解決方案和優(yōu)化建議,持續(xù)改進(jìn)設(shè)計(jì)流程和方法。
7. 編寫和維護(hù)相關(guān)的技術(shù)文檔,包括設(shè)計(jì)報(bào)告、測(cè)試計(jì)劃和測(cè)試報(bào)告等