一、崗位核心職責
1. 制定多鏈路聚合產(chǎn)品技術路線和產(chǎn)品的項目管理 (如多鏈路聚合和智能路由器/MIFI/圖傳設備);
2. 建立硬件開發(fā)規(guī)范(Cadence工具鏈)及模塊化設計體系;
3. 主導Xilinx Zynq/MPSoC混合架構開發(fā)及 4G/5G/Wi-Fi 6/ Wi-Fi 6E/ Wi-Fi 7通信模組調試;
4. 在項目開發(fā)過程中把控項目質量和技術攻關,確保項目各節(jié)點按時交付,順利量產(chǎn)。
確保產(chǎn)品通過運營商集采認證(入網(wǎng)測試/EMC指標)。
二、核心技術能力要求
硬件設計:
? 精通ARM Cortex/MCU嵌入式處理器設計及高速數(shù)模電路開發(fā);
? 主導Xilinx Zynq/MPSoC混合架構開發(fā)(Petalinux流程、Vivado/Quartus/ModelSim);
? 熟悉FPGA接口開發(fā)(GTX/GTY/AXU/MIPI-DSI/PCIE/DDR/LVDS)及高速硬件接口(Giga Ethernet/HDMI);
? 熟悉鼎橋/移遠4G/5G模組集成及射頻調試(Sub-6GHz)。
射頻經(jīng)驗(基站、終端):
? 熟練至少一款芯片平臺,如高通、海思、MTK; 熟悉3GPP 2/3/4/5G或BT/WIFI/GNSS射頻協(xié)議標準與常用射頻指標;
? 熟練常見射頻器件如PA,濾波器,開關,混頻器,PLL,VCO,AGC等器件的選型,深刻理解各器件的工作原理和性能指標; 負責射頻校準綜測工具需求提取與穩(wěn)定性驗證
? 熟練射頻電路原理圖設計,能夠指導Layout工程師進行PCB設計和檢視意見;熟練掌握射頻電路調試工作,有豐富的量產(chǎn)經(jīng)驗;
? 熟練使用CMW、頻譜儀、矢網(wǎng)等常用儀表。
編程與系統(tǒng)開發(fā):
? 精通C語言(驅動/內核模塊開發(fā))、Verilog(FPGA邏輯設計)、TCL腳本(EDA工具自動化);
? 掌握嵌入式Linux系統(tǒng)架構,精通Yocto/Buildroot鏡像構建工具,熟悉RTOS(FreeRTOS/Zephyr);
? 熟悉V4L2/DRM/Alsa框架開發(fā),具備H.265/HEVC編解碼優(yōu)化能力。
工具與認證:
? 熟練使用Cadence Allegro/SPICE/Capture CIS等EDA工具;
? 主導3C/RF/EMC/RoHS認證,優(yōu)化DFM設計及測試用例。
三、項目管理能力
全流程管控:
? 制定IPD研發(fā)流程,主導產(chǎn)品從立項→量產(chǎn)→上市全周期(6個月內交付≥ 2 款新品);
? 協(xié)調研發(fā)/測試/采購/NPI部門資源,確保試產(chǎn)轉產(chǎn)良率≥95%。
? 閉環(huán)意識強,能夠獨立閉環(huán)自己領域內事務;
? 具有良好的學習和應變能力、性格開朗、有良好的溝通和團隊協(xié)作意識。
成本與風險控制:
? 建立BOM成本模型,通過模組選型(移遠/鼎橋)實現(xiàn)降本≥15%;
? 識別供應鏈及認證風險,制定應急預案。
跨部門協(xié)同:
? 與Xilinx/模組商聯(lián)合攻關技術難點(如FPGA編碼IP核優(yōu)化);
? 支持運營商集采參數(shù)適配及客戶定制需求。
四、硬性經(jīng)驗要求
1. 統(tǒng)招本科及以上,電子/通信/計算機相關專業(yè)
2. 10年+硬件研發(fā)經(jīng)驗(有多鏈路聚合產(chǎn)品開發(fā)經(jīng)驗優(yōu)先),5年+直接管理≥15人團隊經(jīng)驗
3. 主導1個以上運營商集采項目(移動/電信)從設計到量產(chǎn)交付
4. 提供BOM降本分析報告(含數(shù)據(jù))、EMC整改案例(測試數(shù)據(jù)對比圖)、認證通過率、良率提升證明