崗位職責(zé):
1. 負(fù)責(zé)FPGA模塊需求分析、方案設(shè)計(jì)、RTL設(shè)計(jì)和仿真驗(yàn)證工作。能獨(dú)立完成FPGA編碼、仿真,熟悉時(shí)序約束、時(shí)序分析及時(shí)序優(yōu)化;
2. 分析并解決開(kāi)發(fā)過(guò)程中的問(wèn)題,完成系統(tǒng)的聯(lián)調(diào)測(cè)試,試驗(yàn)數(shù)據(jù)的分析和總結(jié);
3. 負(fù)責(zé)項(xiàng)目相關(guān)文檔的撰寫(xiě),包括設(shè)計(jì)文檔、接口文檔、測(cè)試文檔等;
4. 負(fù)責(zé)軟硬件協(xié)同調(diào)試工作。
任職要求:
1. 熟練使用VHDL/Verilog語(yǔ)言,熟練使用開(kāi)發(fā)/仿真工具(vivado、ise、modelsim等),掌握常見(jiàn)IP原理和使用方法;
2. 3年及以上FPGA設(shè)計(jì)開(kāi)發(fā)經(jīng)驗(yàn),有較好的FPGA系統(tǒng)設(shè)計(jì)能力和實(shí)際多個(gè)項(xiàng)目的開(kāi)發(fā)經(jīng)驗(yàn),具備ZYNQ平臺(tái)開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;
3. 態(tài)度認(rèn)真負(fù)責(zé),具備良好的團(tuán)隊(duì)合作和溝通協(xié)調(diào)能力。